| 目录 | 第1-4页 |
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第一章 引言 | 第6-15页 |
| ·研究背景 | 第6-7页 |
| ·集成电路测试介绍 | 第7-12页 |
| ·测试目的及过程描述 | 第7-8页 |
| ·产品的缺陷、失效和故障 | 第8-9页 |
| ·测试的分类 | 第9-12页 |
| ·参数测试 | 第9-11页 |
| ·功能测试 | 第11页 |
| ·结构测试 | 第11-12页 |
| ·自动化测试设备(ATE)系统简介 | 第12-13页 |
| ·论文的研究内容和论文结构 | 第13-15页 |
| ·论文的主要研究内容 | 第13-14页 |
| ·论文基本结构 | 第14-15页 |
| 第二章 Virtex-ⅡPro系列FPGA结构简述 | 第15-31页 |
| ·可配置逻辑块(CLB) | 第15-21页 |
| ·可编程互连资源(IR) | 第21-23页 |
| ·输入输出模块(IOB) | 第23-25页 |
| ·Block RAM和乘法器 | 第25-27页 |
| ·Virtex-ⅡPro的配置 | 第27-30页 |
| ·本章小结 | 第30-31页 |
| 第三章 V93000系统的测试方法及程序概述 | 第31-45页 |
| ·V93000测试系统介绍 | 第31-37页 |
| ·V93000测试系统硬件架构 | 第31-35页 |
| ·V93000测试系统软件环境 | 第35-37页 |
| ·V93000测试程序开发 | 第37-40页 |
| ·直流参数(DC)测试 | 第40-42页 |
| ·开短路测试 | 第40-41页 |
| ·漏电流测试 | 第41-42页 |
| ·交流参数和功能测试 | 第42-44页 |
| ·本章小结 | 第44-45页 |
| 第四章 可编程逻辑模块和乘法器的测试 | 第45-60页 |
| ·FPGA中的典型故障模型 | 第45-46页 |
| ·可编程逻辑模块的测试 | 第46-55页 |
| ·Slice的测试 | 第47-52页 |
| ·LUT模式测试 | 第47-49页 |
| ·移位寄存器模式测试 | 第49页 |
| ·RAM模式测试 | 第49-52页 |
| ·CLB的测试 | 第52-54页 |
| ·CLB阵列的测试 | 第54-55页 |
| ·乘法器的测试 | 第55-57页 |
| ·BRAM测试研究 | 第57-59页 |
| ·本章小结 | 第59-60页 |
| 第五章 互连资源及输入输出模块的测试 | 第60-66页 |
| ·互连资源故障模型 | 第60页 |
| ·互连资源的测试 | 第60-63页 |
| ·短互连线的数学模型 | 第61-62页 |
| ·长互连线的数学模型 | 第62-63页 |
| ·输入输出模块的测试 | 第63-65页 |
| ·本章小结 | 第65-66页 |
| 第六章 结论及展望 | 第66-68页 |
| ·总结 | 第66-67页 |
| ·未来的工作 | 第67-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-72页 |