| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第12-22页 |
| 1.1 研究背景及意义 | 第12-14页 |
| 1.2 硬件知识产权核的安全问题概述 | 第14-19页 |
| 1.2.1 知识产权核盗用 | 第14-15页 |
| 1.2.2 反向工程 | 第15-17页 |
| 1.2.3 硬件木马 | 第17-19页 |
| 1.3 存在的问题及难点 | 第19-20页 |
| 1.4 本文主要工作 | 第20页 |
| 1.5 本文组织结构 | 第20-22页 |
| 第2章 硬件知识产权核控制技术研究综述 | 第22-32页 |
| 2.1 前言 | 第22页 |
| 2.2 硬件知识产权核控制技术概述 | 第22-27页 |
| 2.2.1 被动型保护方案 | 第24-25页 |
| 2.2.2 主动型保护方案 | 第25-27页 |
| 2.3 有限状态机 | 第27-28页 |
| 2.3.1 有限状态机定义 | 第27页 |
| 2.3.2 状态跳转图 | 第27-28页 |
| 2.4 物理不可克隆函数 | 第28-31页 |
| 2.5 小结 | 第31-32页 |
| 第3章 基于有限状态机的知识产权核保护方案 | 第32-43页 |
| 3.1 前言 | 第32页 |
| 3.2 基于复制型有限状态机的保护方案 | 第32-35页 |
| 3.2.1 复制型有限状态机保护方案的原理及特点 | 第32-34页 |
| 3.2.2 复制型有限状态机保护方案的缺陷 | 第34-35页 |
| 3.3 基于层次型有限状态机的保护方案 | 第35-37页 |
| 3.3.1 层次型有限状态机保护框架 | 第35页 |
| 3.3.2 层次型有限状态机结构 | 第35-36页 |
| 3.3.3 改进的层次型有限状态机结构 | 第36-37页 |
| 3.4 层次型有限状态机保护方案抗穷举攻击分析 | 第37页 |
| 3.5 仿真实验与数据分析 | 第37-42页 |
| 3.5.1 基准电路styr及s510实验分析 | 第39-40页 |
| 3.5.2 基准电路planet及sand实验分析 | 第40页 |
| 3.5.3 基准电路s820及s832实验分析 | 第40-41页 |
| 3.5.4 基准电路s1494及s1488实验分析 | 第41页 |
| 3.5.5 基准电路s298实验分析 | 第41-42页 |
| 3.5.6 总体实验分析 | 第42页 |
| 3.6 小结 | 第42-43页 |
| 第4章 可验证的知识产权核保护框架 | 第43-52页 |
| 4.1 前言 | 第43-44页 |
| 4.2 可验证的层次型有限状态机保护方案 | 第44-45页 |
| 4.3 可测试的有限状态机的设计 | 第45-46页 |
| 4.4 非功能性缺陷的设计 | 第46-48页 |
| 4.4.1 时延缺陷 | 第46页 |
| 4.4.2 功耗缺陷 | 第46-48页 |
| 4.4.3 测试路径的实现方法 | 第48页 |
| 4.5 可验证的层次型有限状态机保护方案的鲁棒性 | 第48-50页 |
| 4.5.1 来自芯片工厂的攻击手段及其对抗策略 | 第49页 |
| 4.5.2 来自IC设计者的攻击手段及其对抗策略 | 第49-50页 |
| 4.6 仿真实验与数据分析 | 第50-51页 |
| 4.7 小结 | 第51-52页 |
| 结论 | 第52-54页 |
| 1.本文工作总结 | 第52-53页 |
| 2.未来工作展望 | 第53-54页 |
| 参考文献 | 第54-59页 |
| 致谢 | 第59-60页 |
| 附录A 攻读硕士期间发表的论文目录 | 第60页 |