首页--工业技术论文--无线电电子学、电信技术论文--基本电子电路论文--数字电路论文

抗辐射FPGA布局布线算法研究

摘要第5-6页
Abstract第6-7页
第1章 绪论第12-18页
    1.1 研究意义及背景第12-13页
    1.2 SEU容错方法的研究现状第13-16页
    1.3 论文研究的主要内容第16页
    1.4 论文的结构第16-18页
第2章 FPGA软错误机制和错误建模第18-32页
    2.1 FPGA结构和设计流程第18-21页
        2.1.1 FPGA结构第18-20页
        2.1.2 设计流程第20-21页
    2.2 FPGA软错误第21-27页
        2.2.1 辐射环境概述第22-23页
        2.2.2 空间航天器件所处的辐射环境第23-24页
        2.2.3 软错误的分类第24-25页
        2.2.4 单粒子翻转的产生机理第25-27页
    2.3 FPGA软错误建模第27-31页
        2.3.1 FPGA中的单粒子翻转第27-29页
        2.3.2 开路错误第29-30页
        2.3.3 短路错误第30-31页
    2.4 本章小结第31-32页
第3章 Anti-VPR布局算法第32-44页
    3.1 VPR布局布线工具介绍第32-37页
        3.1.1 VPR架构文件第32-33页
        3.1.2 VPR中的布线资源图第33页
        3.1.3 VPR布局算法第33-37页
    3.2 改进的布局算法第37-43页
        3.2.1 FPGA故障传播概率计算第37-41页
            3.2.1.1 静态分析方法的扩展第37-39页
            3.2.1.2 T-VPACK介绍第39-40页
            3.2.1.3 EPP实验结果及分析第40-41页
        3.2.2 Anti-VPR布局算法第41-42页
        3.2.3 Anti-VPR布局的实验结果第42-43页
    3.3 本章小结第43-44页
第4章 FPGA时延布局改进第44-50页
    4.1 时延布局算法的改进第44-48页
        4.1.1 时延布局算法的缺陷第44-46页
        4.1.2 算法的改进第46-48页
    4.2 加入时延改进的Anti-VPR布局结果第48-49页
    4.3 本章小结第49-50页
第5章 抗辐射布线算法第50-62页
    5.1 基本迷宫布线算法第50-51页
    5.2 A~*算法第51-52页
    5.3 VPR中的布线算法第52-57页
        5.3.1 基于布通率的布线算法第53-55页
        5.3.2 基于时序的布线算法第55-57页
    5.4 改进的布线算法第57-59页
    5.5 实验结果第59-61页
    5.6 本章小结第61-62页
结论第62-64页
参考文献第64-68页
附录A 攻读学位期间所发表的学术论文目录第68-69页
附录B 攻读硕士学位期间所参与的科研活动第69-70页
致谢第70页

论文共70页,点击 下载论文
上一篇:基于有限状态机的硬件安全保护技术研究
下一篇:变换编码在测试压缩中的应用研究