双重图形技术在后端设计中的解决方案
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 引言 | 第7-8页 |
| 第一章 绪论 | 第8-14页 |
| 1.1 集成电路发展概况 | 第8-10页 |
| 1.2 集成电路设计和自动化设计 | 第10-11页 |
| 1.3 基于IP复用的SOC技术 | 第11-12页 |
| 1.4 集成电路制造工艺 | 第12-13页 |
| 1.5 论文的研究方向和意义 | 第13-14页 |
| 第二章 集成电路光刻工艺及面临的挑战 | 第14-19页 |
| 2.1 光刻工艺 | 第14-15页 |
| 2.2 光刻技术发展历程及最新光刻技术 | 第15-17页 |
| 2.3 光刻工艺面临的挑战 | 第17-19页 |
| 第三章 双重图形技术(DPT) | 第19-23页 |
| 3.1 DPT原理及优缺点 | 第19-20页 |
| 3.2 DPT方法分类 | 第20-23页 |
| 3.2.1 自对准双重图形 | 第21页 |
| 3.2.2 二次刻蚀双重图形 | 第21-22页 |
| 3.2.3 单刻蚀双重图形 | 第22-23页 |
| 第四章 后端设计及DPT对后端设计的影响 | 第23-32页 |
| 4.1 布局布线 | 第23-25页 |
| 4.1.1 布局 | 第24页 |
| 4.1.2 布线 | 第24-25页 |
| 4.2 寄生参数提取 | 第25-27页 |
| 4.3 物理验证 | 第27-28页 |
| 4.4 DPT在后端设计的影响 | 第28-31页 |
| 4.5 DPT在后端设计中的发展历程 | 第31-32页 |
| 第五章 DPT在后端设计中的解决方案 | 第32-61页 |
| 5.1 DPT-Compliant流程 | 第32-33页 |
| 5.2 DPT布局布线 | 第33-45页 |
| 5.2.1 双重图形数据库准备 | 第34-38页 |
| 5.2.2 双重图形意识的布局 | 第38-40页 |
| 5.2.3 双重图形意识的布线 | 第40-45页 |
| 5.3 DPT寄生参数提取 | 第45-51页 |
| 5.3.1 没有预定义颜色的版图DPT提取 | 第47-48页 |
| 5.3.2 有预定义颜色的版图DPT提取 | 第48-51页 |
| 5.4 DPT物理验证 | 第51-57页 |
| 5.4.1 库单元分解 | 第52-53页 |
| 5.4.2 一致性检查 | 第53-55页 |
| 5.4.3 自动修复DPT | 第55-57页 |
| 5.5 设计实例 | 第57-61页 |
| 5.5.1 布局布线 | 第57-59页 |
| 5.5.2 物理验证 | 第59-60页 |
| 5.5.3 参数提取 | 第60-61页 |
| 第六章 总结展望 | 第61-62页 |
| 参考文献 | 第62-63页 |
| 附录 | 第63-65页 |
| 致谢 | 第65-66页 |
