等价性检验中的逻辑调试技术研究
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 1 绪论 | 第8-11页 |
| ·验证与调试 | 第8-9页 |
| ·电路调试领域的发展现状 | 第9-10页 |
| ·研究内容与组织 | 第10-11页 |
| 2 错误诊断技术 | 第11-26页 |
| ·相关定义 | 第11-12页 |
| ·符号方法 | 第12-14页 |
| ·搜寻错误位置 | 第12页 |
| ·单修正函数计算 | 第12-13页 |
| ·通用化 | 第13-14页 |
| ·基于模拟的方法 | 第14-22页 |
| ·锥交集法 | 第14-16页 |
| ·敏感过滤器法 | 第16-17页 |
| ·反向传播法 | 第17-18页 |
| ·可观察测量法及其改进 | 第18-22页 |
| ·对基于区域模型方法的优化 | 第22-26页 |
| ·区域模型法 | 第23-24页 |
| ·利用符号模拟进行优化过程 | 第24-26页 |
| 3 逻辑纠错技术 | 第26-31页 |
| ·逻辑纠错技术 | 第26页 |
| ·基于模拟的逻辑纠错 | 第26-29页 |
| ·单错误的纠错 | 第26-28页 |
| ·渐增的纠错 | 第28-29页 |
| ·符号纠错法 | 第29-31页 |
| 4 切片技术在调试中的应用 | 第31-43页 |
| ·切片技术 | 第31-33页 |
| ·VHDL描述上的程序切片 | 第33-43页 |
| ·VHDL描述的切片 | 第34-36页 |
| ·VHDL描述中的依赖关系 | 第36-37页 |
| ·VHDL切片在调试中的应用 | 第37-39页 |
| ·切片技术在Verilog上进行的扩展 | 第39-43页 |
| 5 调试模块架构及相关的研究内容 | 第43-53页 |
| ·调试模块整体的设计分析 | 第43-48页 |
| ·描述文件分析 | 第43-45页 |
| ·系统内部数据结构 | 第45页 |
| ·核心算法 | 第45-48页 |
| ·模块的整体架构 | 第48-49页 |
| ·相关的研究内容 | 第49-53页 |
| ·时序电路的错误诊断 | 第49-51页 |
| ·工程变更问题 | 第51-53页 |
| 6 总结与展望 | 第53-54页 |
| 参考文献 | 第54-57页 |
| 科研工作情况 | 第57-58页 |
| 致谢 | 第58页 |
