| 摘要 | 第6-8页 |
| ABSTRACT | 第8-10页 |
| 符号对照表 | 第14-17页 |
| 缩略语对照表 | 第17-20页 |
| 第一章 绪论 | 第20-26页 |
| 1.1 SiC材料的优势和功率器件发展现状 | 第20-22页 |
| 1.2 SiC绝缘栅器件存在问题以及研究意义 | 第22-23页 |
| 1.3 本文的主要工作内容和安排 | 第23-26页 |
| 第二章 SiC MOS结构仿真模型的构建和参数提取方法 | 第26-46页 |
| 2.1 主要物理模型 | 第26-34页 |
| 2.1.1 迁移率模型 | 第26-30页 |
| 2.1.2 隧穿载流子及输运模型 | 第30-32页 |
| 2.1.3 SRH复合模型 | 第32-34页 |
| 2.2 界面陷阱的参数模型 | 第34-38页 |
| 2.2.1 界面陷阱的分类 | 第34-37页 |
| 2.2.2 Sentaurus中的陷阱模型 | 第37-38页 |
| 2.3 MOS结构界面对电学特性的影响 | 第38-45页 |
| 2.3.1 MOS结构C-V特性与界面 | 第38-42页 |
| 2.3.2 MOSFET转移特性与界面 | 第42-45页 |
| 2.4 本章小结 | 第45-46页 |
| 第三章 陷阱对MOS结构电学特性的影响 | 第46-56页 |
| 3.1 SiC MOS陷阱模型的构建 | 第46-51页 |
| 3.1.1 近界面氧化层陷阱物理位置的影响 | 第46-48页 |
| 3.1.2 近界面氧化层陷阱能级的影响 | 第48-50页 |
| 3.1.3 存在多种近界面陷阱的C-V仿真 | 第50-51页 |
| 3.2 温度对陷阱电荷状态的影响 | 第51-54页 |
| 3.2.1 温度对界面陷阱的影响 | 第51-52页 |
| 3.2.2 温度对氧化层近界面陷阱的影响 | 第52-54页 |
| 3.3 本章小结 | 第54-56页 |
| 第四章 偏置条件对MOS结构C-V特性的影响 | 第56-66页 |
| 4.1 电压上升和下降时间的影响 | 第56-58页 |
| 4.2 高压持续时间的影响 | 第58-60页 |
| 4.3 恢复时间和恢复电压的影响 | 第60页 |
| 4.4 多次脉冲电压对器件C-V特性的影响 | 第60-62页 |
| 4.5 SiC MOS结构器件偏置标准建议 | 第62-64页 |
| 4.6 本章小结 | 第64-66页 |
| 第五章 SiC MOS结构变温测试结果分析 | 第66-76页 |
| 5.1 C-V实验结果和仿真结果比对 | 第66-69页 |
| 5.2 迁移率和实验结果对比 | 第69-72页 |
| 5.3 阈值电压实验和仿真结果比对 | 第72-73页 |
| 5.4 SiC MOS器件的温度测量标准参考 | 第73-74页 |
| 5.5 本章小结 | 第74-76页 |
| 第六章 结论和展望 | 第76-80页 |
| 6.1 总结 | 第76-78页 |
| 6.2 展望 | 第78-80页 |
| 参考文献 | 第80-86页 |
| 致谢 | 第86-88页 |
| 作者简介 | 第88-89页 |