摘要 | 第1-9页 |
Abstract | 第9-10页 |
致谢 | 第10-18页 |
第一章 引言 | 第18-26页 |
·研究的背景和意义 | 第18-19页 |
·集成电路可靠性相关知识介绍 | 第19-22页 |
·HCI 导致的集成电路老化 | 第19-20页 |
·NBTI 引起的集成电路老化 | 第20-21页 |
·亚阈值漏电流 | 第21-22页 |
·老化研究现状及其局限性 | 第22-23页 |
·本文的研究内容及贡献 | 第23-24页 |
·课题来源及论文的组织结构 | 第24-26页 |
第二章 集成电路老化的相关研究 | 第26-46页 |
·NBTI 效应的反应-扩散模型 | 第26-28页 |
·NBTI 引起电路衰退的预测解析模型 | 第28-31页 |
·静态 NBTI 衰退模型 | 第28页 |
·动态 NBTI 衰退模型 | 第28-30页 |
·长时 NBTI 衰退精简模型 | 第30-31页 |
·集成电路的老化预测方法 | 第31-37页 |
·集成电路老化的在线预测/监测方法 | 第32-34页 |
·基于预兆单元的集成电路老化检测/预测方案 | 第34-36页 |
·集成电路硅前老化预测 | 第36-37页 |
·集成电路的老化防护方法 | 第37-46页 |
·基于电路拓扑结构重构的老化防护 | 第37-39页 |
·基于向量恢复的集成电路老化防护 | 第39-40页 |
·基于内部节点控制控制的集成电路老化防护 | 第40-41页 |
·基于动态调整技术的集成电路老化防护 | 第41-46页 |
第三章 低开销的信号违规检测结构 | 第46-54页 |
·目标故障 | 第46-48页 |
·目标故障类型 | 第46-47页 |
·目标故障在时序电路中的表现形式 | 第47-48页 |
·低开销信号违规检测器 LSVD 结构 | 第48-50页 |
·实验结果 | 第50-53页 |
·故障检测能力分析 | 第50页 |
·LSVD 自身抗老化分析 | 第50-52页 |
·面积开销分析 | 第52页 |
·功耗开销分析 | 第52-53页 |
·结论 | 第53-54页 |
第四章 基于对称或非门的老化预测/检测改进方案 | 第54-62页 |
·老化预测及能力不平衡的原因 | 第54-55页 |
·改进的方案 | 第55-57页 |
·仿真与比较 | 第57-60页 |
·不同工艺尺寸下的相对误差 | 第58页 |
·PVT(Process, Voltage and Temperature)对于改进 SC 的影响 | 第58-59页 |
·版图比较 | 第59-60页 |
·总结 | 第60-62页 |
第五章 容忍老化的多米诺门 | 第62-76页 |
·多米诺电路及其老化 | 第62-65页 |
·有足多米诺电路和无足多米诺电路 | 第62-64页 |
·多米诺电路的性能 | 第64页 |
·NBTI 效应对于多米诺电路的影响 | 第64-65页 |
·高扇入多米诺或门 | 第65-66页 |
·带有老化补偿的容忍老化的多米诺或门电路 | 第66-69页 |
·保持器工作原理 | 第66-67页 |
·输出反相器工作原理 | 第67-69页 |
·补偿晶体管的控制电路 | 第69-71页 |
·保持器补偿电路控制信号 KPR_ctr 的产生 | 第69-70页 |
·输出反相器补偿晶体管控制信号 MP3_ctr 的产生 | 第70-71页 |
·控制电路的抗老化分析 | 第71页 |
·老化程度对于补偿晶体管的要求 | 第71-73页 |
·仿真结果和性能分析 | 第73-75页 |
·结语 | 第75-76页 |
第六章 低漏电流、抑制 NBTI 效应的多米诺电路 | 第76-84页 |
·休眠模式对于多米诺电路老化和漏电流的影响 | 第76页 |
·本章提出的多米诺逻辑电路 | 第76-77页 |
·抑制 NBTI 引起的老化以及降低漏电流的基本思路 | 第76-77页 |
·本章提出的电路技术 | 第77页 |
·实验结果 | 第77-81页 |
·固定 RAS 下 NBTI 导致的多米诺电路性能衰退 | 第78-79页 |
·RAS 对于衰退减少量的影响 | 第79-80页 |
·休眠模式下漏电流的降低 | 第80页 |
·动态功耗与面积开销 | 第80-81页 |
·改进的多米诺电路技术在芯片中的实施 | 第81-82页 |
·结论 | 第82-84页 |
第七章 结束语 | 第84-86页 |
·主要研究工作 | 第84页 |
·下一步工作 | 第84-86页 |
附录 PTM 65nm 模型 | 第86-90页 |
参考文献 | 第90-98页 |
攻读博士学位期间参加的课题和发表的论文 | 第98-99页 |