FPGA中可编程输入输出缓冲器的设计
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·论文研究的背景及意义 | 第7-8页 |
| ·论文研究的背景 | 第7-8页 |
| ·论文研究的意义 | 第8页 |
| ·论文内容与安排 | 第8-11页 |
| 第二章 FPGA 简介与 IOB 设计要求 | 第11-21页 |
| ·FPGA 基本结构 | 第11-17页 |
| ·可编程逻辑模块（CLB） | 第11-13页 |
| ·块状 SelectRAM | 第13-14页 |
| ·布线资源 | 第14页 |
| ·数字时钟管理模块（DCM） | 第14-15页 |
| ·输入输出模块（IOB） | 第15-17页 |
| ·IOB 参数定义 | 第17页 |
| ·可编程输入输出缓冲器设计要求 | 第17-21页 |
| 第三章 输出缓冲器设计 | 第21-43页 |
| ·输出缓冲器的基本结构 | 第21-23页 |
| ·数字阻抗匹配网络 DCI | 第23-27页 |
| ·DCI 的基本原理 | 第23-26页 |
| ·DCI 电路分析 | 第26-27页 |
| ·输出缓冲器电路设计 | 第27-41页 |
| ·粗调电路模块设计 | 第27-32页 |
| ·精调电路模块设计 | 第32-33页 |
| ·驱动电路设计 | 第33-36页 |
| ·可编程上拉/下拉电路设计 | 第36-39页 |
| ·ESD 电路设计 | 第39-41页 |
| ·输出缓冲器的整体仿真与分析 | 第41-42页 |
| ·本章小结 | 第42-43页 |
| 第四章 输入缓冲器设计 | 第43-53页 |
| ·输入缓冲器的基本结构 | 第43-44页 |
| ·施密特触发器 | 第44-46页 |
| ·施密特触发器的设计 | 第44-45页 |
| ·施密特触发器的仿真 | 第45-46页 |
| ·互补自偏置差分放大器 | 第46-49页 |
| ·互补自偏置差分放大器的设计 | 第46-48页 |
| ·互补自偏置差分放大器的仿真 | 第48-49页 |
| ·输入缓冲器的整体仿真 | 第49-52页 |
| ·本章小结 | 第52-53页 |
| 第五章 总结与展望 | 第53-55页 |
| 致谢 | 第55-57页 |
| 参考文献 | 第57-59页 |
