XDNP的FPGA原型验证及开发板硬件电路设计
| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 绪论 | 第9-13页 |
| ·课题研究背景 | 第9-11页 |
| ·网络处理器的发展 | 第9-10页 |
| ·网络处理器的结构及产品 | 第10-11页 |
| ·课题研究来源及主要工作 | 第11页 |
| ·论文章节安排 | 第11-13页 |
| 第二章 XDNP 系统结构及百兆口通信机制分析 | 第13-27页 |
| ·系统结构 | 第13-19页 |
| ·内核单元 | 第13-14页 |
| ·包处理引擎 PPE 单元 | 第14-15页 |
| ·SRAM 控制器 | 第15-16页 |
| ·SDRAM 控制器 | 第16-17页 |
| ·FBI 单元 | 第17-18页 |
| ·IX 总线单元 | 第18-19页 |
| ·百兆口通信机制分析 | 第19-25页 |
| ·分组的接收和验证 | 第19-22页 |
| ·分组的缓存和处理 | 第22-24页 |
| ·分组的发送 | 第24-25页 |
| ·本章小结 | 第25-27页 |
| 第三章 XDNP 测试板的设计 | 第27-51页 |
| ·XDNP 硬件平台及测试板设计方案 | 第27-30页 |
| ·XDNP 硬件测试平台 | 第27-29页 |
| ·XDNP 测试板设计方案 | 第29-30页 |
| ·测试板芯片选型 | 第30-34页 |
| ·eASIC PPE 芯片选型 | 第30-31页 |
| ·FPGA 芯片选型 | 第31-32页 |
| ·FLASH 芯片选型 | 第32-33页 |
| ·电源芯片选型 | 第33-34页 |
| ·芯片接口设计 | 第34-37页 |
| ·PPE 芯片接口 | 第34页 |
| ·V4 芯片接口 | 第34-37页 |
| ·XDNP 测试板原理图设计 | 第37-48页 |
| ·PPE 芯片配置电路设计 | 第39-42页 |
| ·V4 芯片配置电路设计 | 第42-46页 |
| ·电源电路设计 | 第46-47页 |
| ·时钟电路设计 | 第47-48页 |
| ·XDNP 测试板的检测与调试 | 第48-50页 |
| ·电源、晶振及复位检测 | 第49页 |
| ·V4 芯片检测 | 第49页 |
| ·PPE 芯片检测 | 第49-50页 |
| ·本章小结 | 第50-51页 |
| 第四章 PPE 芯片与 XDNP 系统测试 | 第51-67页 |
| ·关键数据通路测试 | 第51-59页 |
| ·PPE-SRAM/ FBI 数据通路测试 | 第52-55页 |
| ·PPE-SDRAM 数据通路测试 | 第55-57页 |
| ·FBI-SDRAM 数据通路测试 | 第57-59页 |
| ·XDNP 系统测试 | 第59-64页 |
| ·XDNP 网络通信环境 | 第59-60页 |
| ·接收线程测试 | 第60-62页 |
| ·发送线程测试 | 第62-64页 |
| ·网络协议测试 | 第64-66页 |
| ·ping 协议测试 | 第64页 |
| ·UDP 协议测试 | 第64-65页 |
| ·FTP 协议测试 | 第65-66页 |
| ·本章小结 | 第66-67页 |
| 第五章 结束语 | 第67-69页 |
| ·论文总结 | 第67-68页 |
| ·工作展望 | 第68-69页 |
| 致谢 | 第69-71页 |
| 参考文献 | 第71-73页 |
| 研究成果 | 第73-74页 |
