基于FPGA数字集成电路的可测性实现
| 中文摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第9-14页 |
| 1.1 课题的研究背景与意义 | 第9-10页 |
| 1.2 课题的国内外发展现状 | 第10-12页 |
| 1.3 课题的研究内容与章节结构 | 第12-14页 |
| 第2章 可测性设计技术 | 第14-23页 |
| 2.1 经典故障模型 | 第14-17页 |
| 2.1.1 固定故障 | 第14-15页 |
| 2.1.2 开路故障短路桥接故障 | 第15-17页 |
| 2.2 可测性设计DFT | 第17-19页 |
| 2.2.1 可测性设计的基本概念 | 第17-18页 |
| 2.2.2 可测性度量 | 第18-19页 |
| 2.3 常用可测性设计方式 | 第19-22页 |
| 2.3.1 扫描设计 | 第19-20页 |
| 2.3.2 内建自测试 | 第20-21页 |
| 2.3.3 边界扫描法 | 第21-22页 |
| 2.4 本章小结 | 第22-23页 |
| 第3章 边界扫描测试结构设计方案 | 第23-37页 |
| 3.1 边界扫描测试技术 | 第24-25页 |
| 3.2 边界扫描测试的基本结构 | 第25-26页 |
| 3.3 测试存取通道及TAP控制器 | 第26-29页 |
| 3.3.1 测试的存取通道 | 第26-27页 |
| 3.3.2 TAP控制器 | 第27-29页 |
| 3.4 寄存器及扫描指令 | 第29-33页 |
| 3.4.1 测试数据寄存器 | 第30-32页 |
| 3.4.2 测试指令寄存器 | 第32-33页 |
| 3.4.3 测试指令 | 第33页 |
| 3.5 边界扫描的操作方式 | 第33-36页 |
| 3.5.1 正常模式操作 | 第33-34页 |
| 3.5.2 测试模式操作 | 第34-36页 |
| 3.6 本章小结 | 第36-37页 |
| 第4章 边界扫描测试硬件电路的实现 | 第37-51页 |
| 4.1 开发环境 | 第37-38页 |
| 4.2 测试向量生成器的设计 | 第38-40页 |
| 4.2.1 LFSR | 第38-39页 |
| 4.2.2 M序列 | 第39-40页 |
| 4.3 边界扫描控制电路的设计 | 第40-50页 |
| 4.3.1 时序模块的设计 | 第41-42页 |
| 4.3.2 TDO模块驱动电路的设计 | 第42页 |
| 4.3.3 旁路寄存器模块的设计 | 第42-44页 |
| 4.3.4 指令寄存器模块的设计 | 第44页 |
| 4.3.5 TAP控制器的设计 | 第44-47页 |
| 4.3.6 故障分析模块的设计 | 第47-50页 |
| 4.4 本章小结 | 第50-51页 |
| 第5章 边界扫描测试电路的仿真分析 | 第51-70页 |
| 5.1 被测电路的实现 | 第51-52页 |
| 5.2 向量生成模块LFSR的仿真 | 第52-55页 |
| 5.3 TAP控制电路的仿真 | 第55-63页 |
| 5.3.1 边界扫描单元的仿真 | 第55-58页 |
| 5.3.2 旁路寄存器的仿真 | 第58-59页 |
| 5.3.3 指令寄存器的仿真 | 第59-61页 |
| 5.3.4 TAP控制器的仿真 | 第61-63页 |
| 5.4 故障诊断分析 | 第63-69页 |
| 5.5 本章小结 | 第69-70页 |
| 结论 | 第70-71页 |
| 参考文献 | 第71-77页 |
| 致谢 | 第77页 |
