| 摘要 | 第1-6页 |
| ABSTRACT | 第6-16页 |
| 第一章 绪论 | 第16-23页 |
| ·课题研究背景及意义 | 第16-21页 |
| ·IDE 接口到SATA 接口的演进 | 第16-17页 |
| ·硬盘数据安全的重要性及硬盘加密技术概述 | 第17-18页 |
| ·研究SATA2.0 加解密接口芯片的意义 | 第18-19页 |
| ·芯片实现涉及技术及研究现状 | 第19-21页 |
| ·课题来源及主要研究工作 | 第21-22页 |
| ·论文组织结构安排 | 第22-23页 |
| 第二章 FPGA 及VERILOG 硬件编程语言介绍 | 第23-29页 |
| ·可编程逻辑器件的发展 | 第23页 |
| ·FPGA 结构及原理 | 第23-25页 |
| ·XILINX VIRTEX5 芯片介绍 | 第25-26页 |
| ·ML505 开发板介绍 | 第26-27页 |
| ·VERILOG 硬件编程语言介绍 | 第27-28页 |
| ·Verilog 硬件描述语言简介 | 第27页 |
| ·采用Verilog 硬件描述语言的设计流程 | 第27-28页 |
| ·本章小结 | 第28-29页 |
| 第三章 SATA2.0 协议标准分析 | 第29-52页 |
| ·SATA 协议简介 | 第29-30页 |
| ·SATA2.0 的电气特性 | 第30页 |
| ·SATA2.0 的系统结构 | 第30-51页 |
| ·SATA2.0 整体结构和连接特性 | 第30-32页 |
| ·协议物理层分析 | 第32-35页 |
| ·协议链路层分析 | 第35-43页 |
| ·协议传输层分析 | 第43-44页 |
| ·协议命令层分析 | 第44-51页 |
| ·本章小结 | 第51-52页 |
| 第四章 SATA2.0 加解密接口芯片工作原理及模块结构 | 第52-61页 |
| ·系统工作原理 | 第52-54页 |
| ·系统基本原理 | 第52页 |
| ·原语传输处理 | 第52-53页 |
| ·帧传输处理 | 第53-54页 |
| ·系统设计 | 第54-60页 |
| ·系统应用环境 | 第54-55页 |
| ·系统结构 | 第55-56页 |
| ·系统工作流程 | 第56-58页 |
| ·系统辅助环境设计 | 第58页 |
| ·系统各模块设计 | 第58-60页 |
| ·本章小结 | 第60-61页 |
| 第五章 SATA2.0 加解密接口芯片仿真验证 | 第61-90页 |
| ·验证原理 | 第61-65页 |
| ·功能验证和测试平台 | 第61-63页 |
| ·验证的特点和重要性 | 第63-64页 |
| ·验证流程 | 第64-65页 |
| ·验证工具及其版本介绍 | 第65-66页 |
| ·SATA2.0 加解密接口芯片仿真验证过程 | 第66-87页 |
| ·SATA2.0 加解密接口芯片仿真验证环境 | 第66-73页 |
| ·仿真验证方案 | 第73-80页 |
| ·仿真验证过程 | 第80-87页 |
| ·SATA2.0 加解密接口芯片验证结论 | 第87-89页 |
| ·代码覆盖率分析 | 第87-89页 |
| ·验证结论 | 第89页 |
| ·本章小结 | 第89-90页 |
| 第六章 SATA2.0 加解密接口芯片测试 | 第90-99页 |
| ·测试环境 | 第90-93页 |
| ·测试原理 | 第90页 |
| ·测试框图 | 第90-91页 |
| ·测试平台 | 第91-93页 |
| ·测试过程 | 第93-95页 |
| ·测试结果及分析 | 第95-98页 |
| ·本章小结 | 第98-99页 |
| 第七章 总结与展望 | 第99-100页 |
| ·课题总结 | 第99页 |
| ·展望 | 第99-100页 |
| 致谢 | 第100-101页 |
| 参考文献 | 第101-103页 |
| 个人简历、在学期间的研究成果及发表的学术论文 | 第103-104页 |