虚拟FPGA逻辑测试验证平台的设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 引言 | 第8-12页 |
| ·FPGA 逻辑测试验证概述 | 第8页 |
| ·虚拟仪器技术概述 | 第8-9页 |
| ·课题来源背景及意义 | 第9-10页 |
| ·本论文的主要研究内容 | 第10-12页 |
| 第二章 虚拟FPGA 逻辑测试验证平台的总体设计 | 第12-24页 |
| ·测试验证系统概述 | 第12页 |
| ·虚拟FPGA 逻辑测试验证平台的设计原理 | 第12-13页 |
| ·虚拟FPGA 逻辑测试验证平台的构造组成 | 第13-14页 |
| ·虚拟FPGA 逻辑测试验证平台的工作流程 | 第14页 |
| ·硬件部分的总体设计 | 第14-19页 |
| ·测试向量下载与存储电路的设计 | 第15-18页 |
| ·响应数据采集与存储电路的设计 | 第18-19页 |
| ·软件部分的总体设计 | 第19-21页 |
| ·软件开发环境 | 第19页 |
| ·虚拟仪器的软件设计原则 | 第19-20页 |
| ·虚拟FPGA 逻辑测试验证平台的程序分析设计 | 第20-21页 |
| ·EPP 通信接口的使用 | 第21-24页 |
| ·EPP 接口概述 | 第22-23页 |
| ·通过EPP 操作平台 | 第23-24页 |
| 第三章 虚拟FPGA 逻辑测试验证平台的硬件设计 | 第24-46页 |
| ·FPGA 的概述 | 第24-25页 |
| ·FPGA 芯片选择及使用 | 第25-31页 |
| ·CYCLONE 系列EP1C6Q240 简介 | 第25-26页 |
| ·芯片的配置及配置方式介绍 | 第26-28页 |
| ·配置芯片的选择与使用 | 第28页 |
| ·JTAG 模式下载 | 第28-29页 |
| ·芯片的电源设计 | 第29-31页 |
| ·FPGA 程序设计概述 | 第31-33页 |
| ·FPGA 的一般设计流程 | 第31-32页 |
| ·QUARTUSⅡ软件综述 | 第32页 |
| ·QUARTUSⅡ的设计流程 | 第32-33页 |
| ·FPGA 中时序逻辑电路的具体设计 | 第33-46页 |
| ·时钟电路设计 | 第33-34页 |
| ·触发电路设计 | 第34-39页 |
| ·地址电路设计 | 第39-40页 |
| ·数据采集电路设计 | 第40-42页 |
| ·逻辑控制电路设计 | 第42-45页 |
| ·EPP 接口控制电路设计 | 第45-46页 |
| 第四章 虚拟FPGA 逻辑测试验证平台的软件设计 | 第46-57页 |
| ·前面板设计 | 第46-52页 |
| ·前面板外观设计 | 第46-51页 |
| ·前面板控件的设计 | 第51-52页 |
| ·动态链接库的编写与调用 | 第52-53页 |
| ·子VI 的编写与调用 | 第53-54页 |
| ·框图程序设计 | 第54-57页 |
| 第五章 测试验证实验与结果分析 | 第57-68页 |
| ·被测FPGA 开发板设计 | 第57-58页 |
| ·测试验证实验的方法 | 第58-59页 |
| ·虚拟数字频率计样例设计 | 第59-63页 |
| ·频率测量原理和数字频率计组成 | 第59-60页 |
| ·FPGA 测频硬件电路设计 | 第60-62页 |
| ·数字频率计的引脚分配 | 第62-63页 |
| ·数字频率计使用的EPP 地址和意义 | 第63页 |
| ·数字频率计测试验证结果及分析 | 第63-68页 |
| ·验证实验的设置 | 第64-66页 |
| ·实验结果分析 | 第66-68页 |
| 第六章 结论 | 第68-69页 |
| 致谢 | 第69-70页 |
| 参考文献 | 第70-72页 |
| 攻硕期间发表的学术文章 | 第72-73页 |
