首页--工业技术论文--无线电电子学、电信技术论文--基本电子电路论文--频率合成技术、频率合成器论文

微波低杂散小步进频综模块研究

摘要第1-5页
Abstract第5-10页
第一章 引言第10-15页
   ·频率合成技术概述第10页
   ·频率合成技术方法及其技术指标第10-12页
     ·直接频率合成技术(DS)第10-11页
     ·间接频率合成技术,锁相技术(PLL)第11页
     ·直接数字频率合成技术(DDS)第11页
     ·频率合成器的技术指标第11-12页
   ·频率合成器的国内外发展水平第12-13页
   ·本文主要内容第13-15页
第二章 频率合成技术基本理论第15-38页
   ·引言第15页
   ·直接数字频率合成技术的基本理论基础第15-26页
     ·DDS 的基本原理和组成第15-17页
     ·DDS 的构成第17-18页
       ·相位累加器第17页
       ·正弦查询表(ROM)第17-18页
       ·数模转换器(DAC)第18页
     ·DDS 输出频谱分析第18-26页
       ·理想DDS 输出频谱第18-20页
       ·DDS 的杂散分析第20-25页
       ·DDS 的相位噪声分析第25-26页
   ·锁相环技术的基本原理第26-38页
     ·锁相环路的组成及工作原理第26-30页
       ·鉴相器第27-28页
       ·压控振荡器第28-29页
       ·环路滤波器第29-30页
     ·锁相环工作的定性分析第30-38页
       ·锁定状态第30-31页
       ·跟踪过程第31页
       ·失锁状态第31-32页
       ·环路的线性化相位模型第32页
       ·传输函数第32-33页
       ·PLL 的噪声性能第33-34页
       ·鉴相器噪声分析第34-35页
       ·PLL 的跟踪捕获性能第35-37页
       ·环路的稳定性第37-38页
第三章 微波低杂散小步进频综方案研究第38-44页
   ·引言第38页
   ·DDS+PLL 频综方案第38-40页
     ·DDS 激励PLL 小步进方案第38-39页
     ·PLL 内插DDS 小步进方案第39-40页
     ·PLL 与DDS 在环外混频方案第40页
   ·DDS+DS(倍频)频率合成方案第40-41页
   ·PLL+DDS 双环锁相频率合成方案第41-42页
   ·PLL-DDS-PLL 双环频率合成方案第42-44页
第四章 微波低杂散小步进频综模块设计第44-67页
   ·引言第44页
   ·方案论证及可行性分析第44-47页
     ·总体方案第44-45页
     ·方案的可行性分析第45-47页
       ·相噪和杂散的实现第45-47页
       ·输出频率和频率分辨率的实现第47页
   ·关键器件的选择第47-51页
     ·DDS 芯片的选择第47-49页
     ·压控振荡器(VCO)选择第49页
     ·鉴相器芯片的选择第49-50页
     ·微波放大器的选择第50页
     ·单片机的选择第50-51页
   ·电路设计第51-65页
     ·PLL1 部分电路的设计第51-56页
     ·DDS 部分的设计第56-58页
     ·DDS 后接滤波器和放大器的设计第58-59页
     ·PLL2 部分电路的设计第59-61页
     ·电磁兼容设计第61-64页
     ·低杂散小步进频综模块实物第64-65页
   ·控制与测试软件第65-67页
第五章 系统调试与结果分析第67-77页
   ·锁相环部分的调试第67页
   ·DDS 部分的调试第67-68页
   ·系统联调第68-71页
     ·PLL1 调试及其输出第68-69页
     ·DDS 部分及其滤波放大电路调试及其输出第69-70页
     ·PLL2 部分电路调试及其输出第70-71页
   ·测试结果及其分析第71-77页
     ·测试平台第71页
     ·相噪的测试结果第71-72页
     ·杂散的测试结果第72-75页
     ·谐波抑制第75-76页
     ·结果分析第76-77页
第六章 结论第77-78页
致谢第78-79页
参考文献第79-81页
研究成果第81-82页

论文共82页,点击 下载论文
上一篇:基于FPGA的SATA2.0加解密接口芯片的设计验证及测试
下一篇:交叉耦合带通滤波器及神经网络优化的应用研究