| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| ABSTRACT | 第9页 |
| 第一章 绪论 | 第15-20页 |
| 1.1 IC验证方法的发展 | 第15-17页 |
| 1.1.1 传统验证方法 | 第15页 |
| 1.1.2 基于SystemVerilog的验证方法学 | 第15-17页 |
| 1.1.3 通用验证方法学 | 第17页 |
| 1.2 验证IP简介 | 第17-18页 |
| 1.3 研究意义 | 第18页 |
| 1.4 论文结构 | 第18-20页 |
| 第二章 UVM验证方法学 | 第20-29页 |
| 2.1 UVM验证平台的结构 | 第20-24页 |
| 2.1.1 验证平台的组成 | 第21-22页 |
| 2.1.2 UVM常用类的关系 | 第22-24页 |
| 2.2 验证平台的运行机制 | 第24-26页 |
| 2.2.1 Phase机制 | 第24-25页 |
| 2.2.2 Objection机制 | 第25-26页 |
| 2.3 UVM验证平台的通信方式 | 第26-27页 |
| 2.4 UVM的Sequence机制 | 第27页 |
| 2.5 UVM中的寄存器模型 | 第27-28页 |
| 2.6 本章小结 | 第28-29页 |
| 第三章 I~2S协议和功能模块 | 第29-40页 |
| 3.1 I~2S总线基本原理 | 第29-32页 |
| 3.1.1 I~2S总线协议 | 第29-31页 |
| 3.1.2 I~2S串行总线传输格式 | 第31-32页 |
| 3.2 I~2S协议模块类 | 第32-39页 |
| 3.2.1 i2s_model协议模块类 | 第32-34页 |
| 3.2.2 发送端tx_model协议模块类 | 第34-36页 |
| 3.2.3 接收端rx_model协议模块类 | 第36-38页 |
| 3.2.4 被动模式下i2s mon model协议模块类 | 第38-39页 |
| 3.3 本章小结 | 第39-40页 |
| 第四章 UVM I~2S验证IP的设计 | 第40-63页 |
| 4.1 I~2S验证IP的架构 | 第40-44页 |
| 4.2 I~2S验证IP组件的设计 | 第44-51页 |
| 4.2.1 系统环境sys_env | 第44-48页 |
| 4.2.2 Interface | 第48-50页 |
| 4.2.3 Scoreboard | 第50-51页 |
| 4.3 config和transaction设计 | 第51-56页 |
| 4.3.1 Config文件介绍 | 第51-54页 |
| 4.3.2 Transaction介绍 | 第54-56页 |
| 4.4 测试用例设计 | 第56-59页 |
| 4.4.1 Sequence的设计 | 第56-58页 |
| 4.4.2 测试用例的分类 | 第58-59页 |
| 4.5 功能覆盖率模型 | 第59-62页 |
| 4.5.1 Covergroup的设计 | 第59-61页 |
| 4.5.2 使用callback采集功能覆盖率 | 第61-62页 |
| 4.6 本章小结 | 第62-63页 |
| 第五章 验证及结果分析 | 第63-73页 |
| 5.1 自测试过程和结果分析 | 第63-70页 |
| 5.1.1 I~2S格式测试 | 第63-66页 |
| 5.1.2 左对齐、右对齐格式测试 | 第66-68页 |
| 5.1.3 PCM格式测试 | 第68-70页 |
| 5.2 功能覆盖率结果分析 | 第70-72页 |
| 5.3 本章小结 | 第72-73页 |
| 第六章 总结与展望 | 第73-74页 |
| 6.1 总结 | 第73页 |
| 6.2 展望 | 第73-74页 |
| 参考文献 | 第74-77页 |
| 攻读硕士学位期间的学术活动及成果情况 | 第77页 |