| 摘 要 | 第1-5页 |
| Abstract | 第5-6页 |
| 目 录 | 第6-8页 |
| 第一章 引言 | 第8-20页 |
| ·低功耗技术研究的意义 | 第8-9页 |
| ·超大规模集成电路设计流程 | 第9-11页 |
| ·集成电路测试概述 | 第11-16页 |
| ·使用测试仪的外部测试 | 第12-14页 |
| ·使用BIST的内测试 | 第14-16页 |
| ·测试期间的功耗 | 第16-19页 |
| ·三维可测性设计空间 | 第17-19页 |
| ·本文的内容及章节安排 | 第19-20页 |
| 第二章 低功耗测试驱动和前期工作综述 | 第20-32页 |
| ·问题的提出 | 第20-21页 |
| ·当前研究现状 | 第21-31页 |
| ·测试期间高功耗的来源 | 第21-22页 |
| ·低功耗测试方面的一些研究工作 | 第22-31页 |
| ·小结 | 第31-32页 |
| 第三章 组合电路故障模拟 | 第32-47页 |
| ·基于布尔过程论的组合波形模拟 | 第32-39页 |
| ·布尔过程论基础 | 第33-34页 |
| ·基于布尔过程的波形模拟器 | 第34-36页 |
| ·SPICE精确模拟 | 第36-37页 |
| ·实验结果 | 第37-39页 |
| ·故障与故障模型 | 第39-41页 |
| ·错误、缺陷和故障 | 第39页 |
| ·故障模型 | 第39-41页 |
| ·基准电路和UMCF中间电路格式 | 第41-42页 |
| ·基于UMCF的并行故障模拟器 | 第42-45页 |
| ·故障等价与削减 | 第42-44页 |
| ·基于UMCF的组合电路并行故障模拟 | 第44-45页 |
| ·故障模拟器在测试向量压缩中的作用 | 第45页 |
| ·小结 | 第45-47页 |
| 第四章 基于概率分析的扫描测试功耗模型 | 第47-60页 |
| ·引言 | 第47-50页 |
| ·扫描测试过程 | 第48-50页 |
| ·功耗的基本概念 | 第50-55页 |
| ·动态功耗 | 第50-55页 |
| ·静态功耗 | 第55页 |
| ·扫描链的功耗模型 | 第55-57页 |
| ·特定扫描测试集的动态功耗模型 | 第55-56页 |
| ·基于概率分析的跳变模型 | 第56-57页 |
| ·实验结果 | 第57-59页 |
| ·模拟方法和概率方法估计扫描跳变的比较 | 第57-58页 |
| ·扫描单元的随机排列和采用升降排序后的结果对照 | 第58页 |
| ·对ISCAS89时序电路的触发器进行排序前后跳变数比较 | 第58-59页 |
| ·小结 | 第59-60页 |
| 第五章 低功耗BIST | 第60-74页 |
| ·逻辑BIST | 第60-64页 |
| ·逻辑BIST工作过程总览 | 第60-61页 |
| ·基于时钟的测试 | 第61页 |
| ·基于扫描的测试 | 第61-62页 |
| ·测试产生方案的类型 | 第62-63页 |
| ·线性反馈移位寄存器 | 第63-64页 |
| ·低功耗BIST概述 | 第64-72页 |
| ·基本概念及功耗建模方法 | 第64-66页 |
| ·BIST中降低功耗的几种方法 | 第66-71页 |
| ·低功耗测试技术的发展趋势 | 第71-72页 |
| ·低功耗BIST测试方案选择 | 第72-73页 |
| ·小结 | 第73-74页 |
| 第六章 结论 | 第74-77页 |
| ·主要工作 | 第74-76页 |
| ·今后工作的设想 | 第76-77页 |
| 参考文献 | 第77-84页 |
| 致谢 | 第84-85页 |
| 作者简历 | 第85页 |