| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-15页 |
| 1.1 集成电路封装测试发展概况及现状 | 第9-11页 |
| 1.1.1 集成电路封装测试发展概况 | 第9-10页 |
| 1.1.2 集成电路封装测试发展现状 | 第10-11页 |
| 1.2 我国集成电路封装测试的机遇和挑战 | 第11-14页 |
| 1.2.1 我国集成电路封装测试的机遇 | 第11-13页 |
| 1.2.2 我国集成电路封装测试的挑战 | 第13-14页 |
| 1.3 本论文的主要工作 | 第14页 |
| 1.4 本论文的结构安排 | 第14-15页 |
| 第二章 集成电路测试 | 第15-25页 |
| 2.1 集成电路测试的分类 | 第15-18页 |
| 2.2 集成电路成品测试 | 第18-25页 |
| 2.2.1 集成电路成品测试的基本要素 | 第18-22页 |
| 2.2.2 集成电路成品测试程序 | 第22-25页 |
| 第三章 集成电路良品率优化 | 第25-32页 |
| 3.1 测试良品率的概念与目的 | 第25-26页 |
| 3.2 影响测试良品率的因素 | 第26-31页 |
| 3.2.1 影响良品率的正常失效器件产生因素 | 第26-27页 |
| 3.2.2 影响良品率的非正常失效器件产生因素 | 第27-31页 |
| 3.3 提高测试良品率面临的挑战 | 第31-32页 |
| 3.4 本章小结 | 第32页 |
| 第四章 优化硬件设备提高良品率的实验内容及结果 | 第32-56页 |
| 4.1 解决测试板中继电器的可靠性问题 | 第32-42页 |
| 4.1.1 关于TIU测试板 | 第32-33页 |
| 4.1.2 关于TIU中的继电器 | 第33-35页 |
| 4.1.3 关于TIU中的PCIE回环路径检测方法 | 第35-37页 |
| 4.1.4 解决继电器的可靠性问题 | 第37-42页 |
| 4.2 优化VCC电压测试模式缺陷 | 第42-47页 |
| 4.2.1 当前芯片B的VCC测试模式 | 第42-44页 |
| 4.2.2 探索解决VCC测试模式缺陷的方案 | 第44-47页 |
| 4.3 优化Bin43 Pattern中的Timing | 第47-54页 |
| 4.3.1 分析Bin43测试中的问题 | 第47-52页 |
| 4.3.2 研究优化Bin4304 Pattern中的Timing | 第52-53页 |
| 4.3.3 验证新Timing下Bin4304的Pattern | 第53-54页 |
| 4.4 本章小结 | 第54-56页 |
| 第五章 缩短芯片测试时间的实验内容及结果 | 第56-75页 |
| 5.1 优化Vcc Continuity模块测试程序内容 | 第56-63页 |
| 5.1.1 关于Vcc Continuity的测试模块 | 第56-59页 |
| 5.1.2 优化Vcc Continuity测试的思路 | 第59-63页 |
| 5.2 优化SBFT模块测试程序内容 | 第63-74页 |
| 5.2.1 关于SBFT的模块测试 | 第63-74页 |
| 5.3 本章小结 | 第74-75页 |
| 第六章 结论 | 第75-78页 |
| 6.1 本文的主要贡献 | 第76-77页 |
| 6.2 下一步工作的展望 | 第77-78页 |
| 致谢 | 第78-79页 |
| 参考文献 | 第79-81页 |
