| 摘要 | 第5-7页 |
| Abstract | 第7-8页 |
| 1 Introduction | 第18-22页 |
| 2 ALICE Experiment at LHC | 第22-36页 |
| 2.1 Large Hadron Collider | 第22-25页 |
| 2.2 ALICE experiment | 第25-30页 |
| 2.2.1 ALICE sub-detectors | 第25-28页 |
| 2.2.2 Track finding | 第28-29页 |
| 2.2.3 ALICE physics | 第29-30页 |
| 2.3 Inner Tracking System(ITS)upgrade program | 第30-36页 |
| 2.3.1 Currcnt dctcctor performance and limitations | 第31-32页 |
| 2.3.2 ITS upgrade concept | 第32-36页 |
| 3 Silicon Detectors in High-Energy Particle Physics | 第36-56页 |
| 3.1 Silicon p-n junction | 第36-38页 |
| 3.2 Basic concepts in a particle detector | 第38-45页 |
| 3.2.1 SNR | 第39-40页 |
| 3.2.2 Pile-up | 第40-41页 |
| 3.2.3 Impact parameter resolution | 第41-43页 |
| 3.2.4 Radiation hardness | 第43-45页 |
| 3.3 Silicon sensor technologies | 第45-55页 |
| 3.3.1 Microstrips | 第46-48页 |
| 3.3.2 Planar pixel sensors | 第48页 |
| 3.3.3 DEPFET | 第48-50页 |
| 3.3.4 Charge coupled devices(CCD) | 第50-51页 |
| 3.3.5 Monolithic Active Pixel Sensors(MAPS) | 第51-52页 |
| 3.3.6 SOI | 第52-53页 |
| 3.3.7 3D | 第53-54页 |
| 3.3.8 Conclusion | 第54-55页 |
| 3.4 Pixel detectors for ALICE ITS upgrade | 第55-56页 |
| 4 Monolithic Active Pixel Sensor Technology Characterization | 第56-76页 |
| 4.1 Technology choice | 第57-58页 |
| 4.2 Radiation hardness characterization | 第58-64页 |
| 4.2.1 TID-Total Ionizing Dose | 第58-60页 |
| 4.2.2 SEU-Single Event Upset | 第60-61页 |
| 4.2.3 Explorer prototypes | 第61-64页 |
| 4.2.4 Conclusion | 第64页 |
| 4.3 Bipolar transistors as sensor element | 第64-76页 |
| 4.3.1 Introduction | 第64-66页 |
| 4.3.2 Characterization of the Bipolar transistor | 第66页 |
| 4.3.3 Design report | 第66-68页 |
| 4.3.4 Test results | 第68-74页 |
| 4.3.5 Conclusion | 第74-76页 |
| 5 OrthoPix Readout Chip Implemented and Test results | 第76-100页 |
| 5.1 Pixel sensor matrix readout techniques at present | 第77-83页 |
| 5.1.1 Readout principle in MAPS | 第77-79页 |
| 5.1.2 Data compression in hybrid matrix | 第79-81页 |
| 5.1.3 Data compression in monolithic active pixel matrix | 第81-82页 |
| 5.1.4 Conclusion:comparison with general compression techniques at present | 第82-83页 |
| 5.2 OrthoPix implementation and first test results | 第83-100页 |
| 5.2.1 Principle and hit error estimation of the OrthoPix approach | 第84-87页 |
| 5.2.2 Implementation of the OrthoPix matrix | 第87-90页 |
| 5.2.3. Circuits of the front-end and the column-level comparator | 第90-97页 |
| 5.2.4 Conclusion | 第97-100页 |
| 6 AERD Readout Circuit Implemented in pALPIDEfs for ITS Up-grade | 第100-130页 |
| 6.1 ALPIDE chip development for the ALICE ITS upgrade | 第101-106页 |
| 6.1.1 Small scale prototypes | 第101-103页 |
| 6.1.2 Full scale prototype(pALPIDEfs)architecture | 第103-106页 |
| 6.2 Proposed AERD readout architecture for the pALPIDEfs | 第106-121页 |
| 6.2.1 Principle of the AERD circuit operation | 第108-112页 |
| 6.2.2 Implementation and post simulation results | 第112-115页 |
| 6.2.3 Race condition of this asynchronous AERD circuit | 第115-116页 |
| 6.2.4 Power consumption analysis | 第116-121页 |
| 6.3 Proposed scheme to improve the AERD readout speed | 第121-125页 |
| 6.3.1 Proposed new AERD structure to improve the speed | 第121-124页 |
| 6.3.2 Area estimation of the improved version | 第124-125页 |
| 6.4 Test results of pALPIDEfs | 第125-128页 |
| 6.5 Conclusion | 第128-130页 |
| 7 Summary and Outlook | 第130-134页 |
| 7.1 Summary | 第130-132页 |
| 7.2 Outlook | 第132-134页 |
| Bibliography | 第134-142页 |
| List of publications and activities | 第142-144页 |
| Acknowledgements | 第144-145页 |
