深亚微米FPGA互连抗软错误方法研究
| 目录 | 第1-4页 |
| 摘要 | 第4-5页 |
| Abstract | 第5-7页 |
| 第1章 引言 | 第7-16页 |
| ·FPGA硬件结构介绍 | 第7-10页 |
| ·FPGA结构与现状 | 第7-9页 |
| ·主流FPGA厂商介绍 | 第9-10页 |
| ·FPGA开发环境 | 第10-12页 |
| ·单粒子翻转对FPGA的影响 | 第12-14页 |
| ·工作重点 | 第14-15页 |
| ·论文组织 | 第15-16页 |
| 第2章 单粒子翻转及抗软错误综述 | 第16-24页 |
| ·单粒子翻转和软错误简介 | 第16-17页 |
| ·集成电路抗软错误研究现状及分析 | 第17-23页 |
| ·IC抗软错误措施综述 | 第17-19页 |
| ·FPGA抗软错误进展 | 第19-23页 |
| ·本章小结 | 第23-24页 |
| 第3章 抗软错误SRAM单元设计 | 第24-36页 |
| ·抗软错误SRAM单元研究现状 | 第24-25页 |
| ·SRAM单元翻转机理 | 第25-27页 |
| ·8T-SRAM单元结构 | 第27-30页 |
| ·抗软错误仿真及评估 | 第30-35页 |
| ·关键电荷 | 第30页 |
| ·单粒子入射电路模拟 | 第30-32页 |
| ·仿真条件 | 第32页 |
| ·仿真结果 | 第32-35页 |
| ·本章小结 | 第35-36页 |
| 第4章 抗软错误布线算法研究 | 第36-51页 |
| ·基本搜索算法介绍 | 第36-38页 |
| ·布线资源图 | 第38-40页 |
| ·基于布通率驱动的FPGA布线算法 | 第40-44页 |
| ·基于抗软错误的FPGA布线算法 | 第44-49页 |
| ·FPGA互连错误类型 | 第44-45页 |
| ·抗软错误的布线算法SD-Route | 第45-49页 |
| ·本章小结 | 第49-51页 |
| 第5章 抗软错误布线算法实例 | 第51-66页 |
| ·FDP3与FDE2010简介 | 第51-54页 |
| ·FDP3及其互连资源 | 第51-53页 |
| ·FDE2010开发环境介绍 | 第53-54页 |
| ·SD-Route布线算法实现 | 第54-55页 |
| ·错误注入 | 第55-57页 |
| ·WBFI模型 | 第55-56页 |
| ·错误注入模拟平台 | 第56-57页 |
| ·实验结果 | 第57-61页 |
| ·图形显示界面ChipViewer | 第61-65页 |
| ·本章小结 | 第65-66页 |
| 第6章 总结与展望 | 第66-68页 |
| ·工作总结 | 第66页 |
| ·工作展望 | 第66-68页 |
| 参考文献 | 第68-73页 |
| 致谢 | 第73-74页 |
| 攻读硕士学位期间的研究成果 | 第74-75页 |
