基于JTAG测试技术的SiP测试技术研究
| 摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 1 绪论 | 第9-17页 |
| 1.1 研究背景 | 第9-11页 |
| 1.1.1 系统级封装概念 | 第9-10页 |
| 1.1.2 系统级封装的优势和定位 | 第10-11页 |
| 1.2 研究现状 | 第11-16页 |
| 1.2.1 SiP研究现状 | 第11-12页 |
| 1.2.2 SiP测试技术研究现状 | 第12-14页 |
| 1.2.3 JTAG测试技术研究与应用现状 | 第14-16页 |
| 1.3 论文主要内容及组织结构 | 第16-17页 |
| 2 JTAG测试技术 | 第17-26页 |
| 2.1 单板级JTAG测试技术 | 第17-21页 |
| 2.1.1 完备性测试技术 | 第17-19页 |
| 2.1.2 互连性测试技术 | 第19-20页 |
| 2.1.3 逻辑簇测试技术 | 第20-21页 |
| 2.2 电子元器件测试技术 | 第21-23页 |
| 2.2.1 混合电路测试技术 | 第21-22页 |
| 2.2.2 嵌入式芯片测试技术 | 第22-23页 |
| 2.3 各类芯片可测性设计 | 第23-25页 |
| 2.4 本章小结 | 第25-26页 |
| 3 基于JTAG的系统化SiP测试方法 | 第26-56页 |
| 3.1 SiP设计要求 | 第27-31页 |
| 3.1.1 系统设计 | 第28-29页 |
| 3.1.2 裸芯选型 | 第29页 |
| 3.1.3 布局布线设计 | 第29-31页 |
| 3.1.4 测试端口设计 | 第31页 |
| 3.2 SiP测试需求 | 第31-33页 |
| 3.3 SiP测试流程 | 第33-50页 |
| 3.3.1 完整性与身份检验 | 第34-35页 |
| 3.3.2 互连测试 | 第35-45页 |
| 3.3.3 芯片功能测试 | 第45-47页 |
| 3.3.4 SiP系统功能测试 | 第47-48页 |
| 3.3.5 本节小结 | 第48-50页 |
| 3.4 测试平台软硬件需求 | 第50-55页 |
| 3.4.1 SiP测试平台硬件需求 | 第50-53页 |
| 3.4.2 SiP测试平台软件需求 | 第53-55页 |
| 3.5 本章小结 | 第55-56页 |
| 4 基于JTAG的系统化SiP测试设计实现 | 第56-76页 |
| 4.1 BM3109IB模块芯片介绍 | 第56-58页 |
| 4.2 测试硬件平台设计 | 第58-71页 |
| 4.2.1 测试硬件平台设计目标 | 第58-60页 |
| 4.2.2 测试硬件平台原理图设计 | 第60-69页 |
| 4.2.3 测试硬件平台PCB设计 | 第69-71页 |
| 4.3 测试软件平台选取 | 第71-72页 |
| 4.4 测试所需辅助工作 | 第72-75页 |
| 4.4.1 硬件一致性工作 | 第72-73页 |
| 4.4.2 软件测试资源 | 第73-75页 |
| 4.5 本章小结 | 第75-76页 |
| 5 测试实现结果与分析 | 第76-96页 |
| 5.1 完整性与身份检验 | 第76-78页 |
| 5.2 互连测试 | 第78-89页 |
| 5.2.1 BM3109IB模型和裸芯模型 | 第79-83页 |
| 5.2.2 BM3109IB设计网表分析 | 第83-86页 |
| 5.2.3 BM3109IB互连测试结果 | 第86-89页 |
| 5.3 芯片功能测试 | 第89-91页 |
| 5.3.1 实验及测试结果 | 第89-91页 |
| 5.4 系统功能测试 | 第91-92页 |
| 5.5 BM3109IB模块测试计划 | 第92-95页 |
| 5.6 本章小结 | 第95-96页 |
| 结论 | 第96-98页 |
| 参考文献 | 第98-101页 |
| 附录A SRAM逻辑簇功能测试脚本1 | 第101-105页 |
| 附录B SRAM逻辑簇功能测试脚本2 | 第105-108页 |
| 攻读硕士学位期间发表学术论文情况 | 第108-109页 |
| 致谢 | 第109-110页 |
