基于门级网表的硬件木马检测技术研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第14-19页 |
| 1.1 研究背景及研究意义 | 第14-16页 |
| 1.2 研究现状 | 第16-17页 |
| 1.3 研究的主要内容 | 第17-18页 |
| 1.4 本文组织结构 | 第18-19页 |
| 第二章 硬件木马检测策略分析 | 第19-27页 |
| 2.1 硬件检测方法 | 第19-20页 |
| 2.2 门级网表上硬件木马检测的可行性 | 第20-21页 |
| 2.3 硬件木马特征提取 | 第21-23页 |
| 2.3.1 触发电路分类 | 第21-22页 |
| 2.3.2 执行电路分类 | 第22-23页 |
| 2.3.3 特征提取 | 第23页 |
| 2.4 待测电路特征提取 | 第23-25页 |
| 2.4.1 待检测电路分析 | 第23-24页 |
| 2.4.2 待检测电路特征提取 | 第24-25页 |
| 2.5 检测策略分析 | 第25-26页 |
| 2.6 本章小结 | 第26-27页 |
| 第三章 基于门级网表的硬件木马检测技术研究 | 第27-44页 |
| 3.1 可疑信号分析 | 第27-29页 |
| 3.1.1 时钟及复位网络逻辑操作电路 | 第27-28页 |
| 3.1.2 异常端 | 第28页 |
| 3.1.3 异步电路 | 第28-29页 |
| 3.1.4 不可测电路 | 第29页 |
| 3.1.5 低触发率信号 | 第29页 |
| 3.2 可疑信号检测方法 | 第29-31页 |
| 3.2.1 可疑电路结构检测 | 第30页 |
| 3.2.2 低触发率信号检测 | 第30-31页 |
| 3.3 可疑信号处理 | 第31-39页 |
| 3.3.1 可疑信号分析 | 第31-32页 |
| 3.3.2 可疑信号评估 | 第32-36页 |
| 3.3.3 可疑信号修正 | 第36-39页 |
| 3.4 检测流程研究 | 第39-40页 |
| 3.5 数据存储和算法分析 | 第40-43页 |
| 3.5.1 门级网表的抽象特征 | 第40-41页 |
| 3.5.2 检测的开发语言选择 | 第41页 |
| 3.5.3 数据存储结构分析 | 第41-42页 |
| 3.5.4 遍历算法分析 | 第42-43页 |
| 3.6 本章小结 | 第43-44页 |
| 第四章 基于门级网表的硬件木马检测技术实现 | 第44-78页 |
| 4.1 测试基准选取及网表生成 | 第44-53页 |
| 4.1.1 测试基准选取 | 第44-46页 |
| 4.1.2 逻辑综合 | 第46-49页 |
| 4.1.3 物理设计 | 第49-50页 |
| 4.1.4 形式验证 | 第50-53页 |
| 4.2 网表初始化 | 第53-55页 |
| 4.3 可疑电路结构检测 | 第55-57页 |
| 4.4 低触发率信号检测 | 第57-65页 |
| 4.4.1 RS232电路的功能验证 | 第57-59页 |
| 4.4.2 MC8051电路的功能验证 | 第59-61页 |
| 4.4.3 AES电路的功能验证 | 第61-64页 |
| 4.4.4 文件组织及界面设计 | 第64-65页 |
| 4.5 可疑信号分析 | 第65-66页 |
| 4.6 可疑信号评估 | 第66-70页 |
| 4.6.1 可疑信号模块化 | 第66-67页 |
| 4.6.2 基于拓扑的翻转概率计算方法 | 第67页 |
| 4.6.3 可疑模块翻转概率计算 | 第67-68页 |
| 4.6.4 可疑信号评估结果 | 第68-70页 |
| 4.7 可疑信号修正 | 第70-71页 |
| 4.8 木马电路分析确认 | 第71-75页 |
| 4.8.1 RS232木马电路确认 | 第72-73页 |
| 4.8.2 MC8051木马电路确认 | 第73-74页 |
| 4.8.3 AES木马电路确认 | 第74-75页 |
| 4.8.4 文件组织及界面设计 | 第75页 |
| 4.9 检测结果分析 | 第75-77页 |
| 4.10 本章小结 | 第77-78页 |
| 第五章 检测技术验证评价 | 第78-84页 |
| 5.1 检测技术验证 | 第78-80页 |
| 5.2 检测技术修正 | 第80-82页 |
| 5.3 检测技术评价 | 第82-83页 |
| 5.4 本章小结 | 第83-84页 |
| 第六章 结论与展望 | 第84-85页 |
| 致谢 | 第85-86页 |
| 参考文献 | 第86-90页 |
| 攻硕期间取得的研究成果 | 第90-91页 |
