| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 绪论 | 第9-12页 |
| ·研究背景 | 第9-11页 |
| ·论文的主要工作及其意义 | 第11-12页 |
| 第二章 静电放电模型、测试及失效 | 第12-22页 |
| ·静电放电模型 | 第12-16页 |
| ·Human Body Model：人体放电模型 | 第12-13页 |
| ·Machine Model：机器模型 | 第13-15页 |
| ·Charged Device Model: 器件充电模型 | 第15页 |
| ·Field Induced Model: 电场感应模型 | 第15-16页 |
| ·ESD 测试方法 | 第16-19页 |
| ·静电放电测试 | 第16-19页 |
| ·静电放电失效判断 | 第19页 |
| ·失效类型、失效机理 | 第19-22页 |
| ·静电放电的失效类型 | 第19-20页 |
| ·静电损伤的失效机理 | 第20-22页 |
| 第三章 静电放电防护结构 | 第22-37页 |
| ·反偏二极管结构 | 第22-24页 |
| ·GGNMOS、GCNMOS、STFOD 防护结构 | 第24-35页 |
| ·双极型NPN 晶体管的工作原理 | 第24-27页 |
| ·双极晶体管的击穿 | 第27-29页 |
| ·栅接地NMOS 结构 | 第29-32页 |
| ·栅耦合NMOS 结构 | 第32-34页 |
| ·衬底触发FOD 结构 | 第34-35页 |
| ·SCR 结构 | 第35-37页 |
| 第四章 DSP 芯片静电防护设计 | 第37-57页 |
| ·标准IO 单元中栅接地NMOS 结构 | 第37-39页 |
| ·栅耦合结构的设计 | 第39-47页 |
| ·USPATENT5,086,365 和USPATENT6,034,552 | 第39-42页 |
| ·基于专利USPATENT6,034,552 的栅耦合防护电路设计 | 第42-47页 |
| ·全芯片防护设计 | 第47-53页 |
| ·电源、地之间的防护 | 第47-49页 |
| ·ND 放电和IO 之间的放电分析 | 第49-51页 |
| ·多电源防护方案 | 第51-53页 |
| ·版图设计 | 第53-56页 |
| ·硅化物阻挡掩膜 | 第53-54页 |
| ·均匀触发 | 第54-56页 |
| ·静电测试 | 第56-57页 |
| 第五章 结束语 | 第57-59页 |
| 致谢 | 第59-60页 |
| 参考文献 | 第60-64页 |
| 研究成果 | 第64-65页 |
| 附录 | 第65-72页 |
