| 摘要 | 第1-5页 |
| Abstract | 第5-10页 |
| 第一章 绪论 | 第10-22页 |
| ·射频集成电路的发展 | 第10页 |
| ·射频集成电路面临的问题 | 第10-12页 |
| ·射频SOI技术的发展 | 第12-19页 |
| ·SOI技术的优势 | 第12-13页 |
| ·LDMOS结构 | 第13-16页 |
| ·SOI LDMOS发展 | 第16-17页 |
| ·SOI结构面临的问题 | 第17-19页 |
| ·图形化SOI技术的发展 | 第19-20页 |
| ·图形化SOI衬底工程的优势 | 第19页 |
| ·图形化SOI衬底的制备 | 第19-20页 |
| ·高介电常数栅介质的研究 | 第20页 |
| ·本论文的工作 | 第20-22页 |
| 第二章 图形化SOI LDMOSFET的工艺与性能仿真 | 第22-45页 |
| ·模拟结构设计 | 第22-23页 |
| ·工艺流程仿真 | 第23-29页 |
| ·沟道区掺杂模拟 | 第24-26页 |
| ·漂移区、源漏掺杂模拟 | 第26-28页 |
| ·硅化钛形成模拟 | 第28-29页 |
| ·器件关态电学性能 | 第29-36页 |
| ·开态电学、热学性能模拟 | 第36-40页 |
| ·体势、空穴 | 第36-37页 |
| ·转移特性分析 | 第37-38页 |
| ·输出特性曲线及温度分布 | 第38-40页 |
| ·寄生电容 | 第40-41页 |
| ·截止频率和最大振荡频率 | 第41-43页 |
| ·本章小节 | 第43-45页 |
| 第三章 图形化SOI LDMOSFET版图与工艺设计 | 第45-59页 |
| ·版图设计 | 第45-55页 |
| ·局部版图功能 | 第46-51页 |
| ·逐层版图简介 | 第51-55页 |
| ·工艺流程设计 | 第55-58页 |
| ·PSOI衬底与器件对准标记的形成 | 第55-56页 |
| ·PSOI衬底的制备 | 第56页 |
| ·LOCOS技术器件隔离 | 第56-57页 |
| ·沟道区掺杂和体连接形成 | 第57页 |
| ·低阻硅化钛形成工艺 | 第57-58页 |
| ·连接孔和测试pads形成 | 第58页 |
| ·与常规SOI CMOS工艺的主要区别 | 第58页 |
| ·本章小结 | 第58-59页 |
| 第四章 图形化SOI LDMOSFET表征 | 第59-81页 |
| ·器件结构设计 | 第59-61页 |
| ·PSOI衬底及LDMOSFET器件的形貌表征 | 第61-64页 |
| ·直流电学性能测试分析 | 第64-68页 |
| ·射频性能分析 | 第68-79页 |
| ·Open-Short二步去除技术 | 第69-72页 |
| ·S参数分析 | 第72-76页 |
| ·小信号等效电路模型的建立 | 第76-79页 |
| ·本章小节 | 第79-81页 |
| 第五章 体连接技术改进和器件表征 | 第81-95页 |
| ·体连接设计 | 第81-83页 |
| ·体连接SOI LDMOSFET的工艺流程 | 第83-85页 |
| ·体连接性能分析 | 第85-92页 |
| ·关态特性 | 第85-87页 |
| ·开态转移特性 | 第87-89页 |
| ·开态输出特性 | 第89-92页 |
| ·栅指长度与体连接效果的关系 | 第92-94页 |
| ·本章小节 | 第94-95页 |
| 第六章 SOI衬底上铪基高介电常数栅介质性能研究 | 第95-104页 |
| ·SOI衬底上Al_2O_3／HfO_2／Al_2O_3层状栅介质的制备 | 第95-97页 |
| ·薄膜形貌、结构以及电学表征 | 第97-103页 |
| ·本章小节 | 第103-104页 |
| 结论 | 第104-106页 |
| 参考文献 | 第106-116页 |
| 符号表 | 第116-117页 |
| 缩略词 | 第117-118页 |
| 攻读博士学位期间发表的学术论文目录 | 第118-119页 |
| 致谢 | 第119-120页 |
| 个人简历 | 第120-121页 |
| 学位论文独创性声明 | 第121页 |
| 学位论文使用授权声明 | 第121页 |
