基于IIC总线的EEPROM的设计与验证
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-21页 |
| 1.1 课题的背景及意义 | 第15-17页 |
| 1.2 研究现状 | 第17-18页 |
| 1.3 研究内容及论文结构 | 第18-21页 |
| 第二章 IIC总线技术与UVM验证方法学 | 第21-37页 |
| 2.1 IIC总线技术 | 第21-28页 |
| 2.1.1 概述 | 第21-22页 |
| 2.1.2 IIC总线协议 | 第22-28页 |
| 2.1.3 基于IIC总线的串行EEPROM | 第28页 |
| 2.2 UVM验证方法学 | 第28-35页 |
| 2.2.1 SystemVerilog语言 | 第29页 |
| 2.2.2 UVM验证平台 | 第29-31页 |
| 2.2.3 UVM验证机制 | 第31-33页 |
| 2.2.4 UVM中的TLM通信 | 第33-35页 |
| 2.3 本章小结 | 第35-37页 |
| 第三章 串行EEPROM的设计 | 第37-57页 |
| 3.1 总体架构介绍 | 第37-43页 |
| 3.1.1 串行EEPROM设计框图 | 第38-39页 |
| 3.1.2 器件地址 | 第39-40页 |
| 3.1.3 写操作 | 第40-41页 |
| 3.1.4 读操作 | 第41-43页 |
| 3.2 电路模块划分和设计 | 第43-55页 |
| 3.2.1 RST_GEN模块 | 第44-45页 |
| 3.2.2 模拟模块 | 第45页 |
| 3.2.3 IO端口模块 | 第45-46页 |
| 3.2.4 CORE层模块 | 第46-55页 |
| 3.3 本章小结 | 第55-57页 |
| 第四章 基于UVM平台的验证 | 第57-73页 |
| 4.1 验证平台的实现 | 第57-62页 |
| 4.1.1 transaction的实现 | 第58-59页 |
| 4.1.2 sequencer的实现 | 第59页 |
| 4.1.3 driver的实现 | 第59-60页 |
| 4.1.4 monitor的实现 | 第60页 |
| 4.1.5 reference_model的实现 | 第60-61页 |
| 4.1.6 scoreboard的实现 | 第61-62页 |
| 4.2 验证环境的调试及仿真分析 | 第62-72页 |
| 4.2.1 验证环境的调试 | 第62页 |
| 4.2.2 用例测试与分析 | 第62-70页 |
| 4.2.3 覆盖率分析 | 第70-72页 |
| 4.3 本章小结 | 第72-73页 |
| 第五章 总结与展望 | 第73-75页 |
| 5.1 工作总结 | 第73-74页 |
| 5.2 展望 | 第74-75页 |
| 参考文献 | 第75-77页 |
| 致谢 | 第77-79页 |
| 作者简介 | 第79-80页 |
