纳米工艺下集成电路的容软错误技术研究
| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| ABSTRACT | 第9-10页 |
| 第一章 绪论 | 第16-25页 |
| 1.1 课题研究背景及意义 | 第16-22页 |
| 1.1.1 研究内容 | 第16-20页 |
| 1.1.2 研究意义 | 第20-22页 |
| 1.2 研究现状 | 第22-23页 |
| 1.3 研究内容和创新点 | 第23-24页 |
| 1.3.1 研究内容 | 第23-24页 |
| 1.3.2 创新点 | 第24页 |
| 1.4 论文组织结构 | 第24-25页 |
| 第二章 软错误背景知识 | 第25-36页 |
| 2.1 辐射环境 | 第25-29页 |
| 2.1.1 空间辐射环境 | 第25-26页 |
| 2.1.2 大气辐射环境 | 第26-27页 |
| 2.1.3 核辐射环境 | 第27-28页 |
| 2.1.4 封装材料 | 第28页 |
| 2.1.5 辐射的影响 | 第28-29页 |
| 2.2 软错误基础知识 | 第29-32页 |
| 2.2.1 故障、错误与失效的概念 | 第29-30页 |
| 2.2.2 软错误产生机理 | 第30-32页 |
| 2.3 瞬态故障种类 | 第32-35页 |
| 2.3.1 单粒子瞬态 | 第32-33页 |
| 2.3.2 单粒子翻转 | 第33-34页 |
| 2.3.3 多位翻转 | 第34-35页 |
| 2.4 本章小结 | 第35-36页 |
| 第三章 软错误建模与防护技术 | 第36-53页 |
| 3.1 软错误建模与计算 | 第36-40页 |
| 3.1.1 软错误模型 | 第36-37页 |
| 3.1.2 双指数电流源 | 第37页 |
| 3.1.3 软错误率估算 | 第37-39页 |
| 3.1.4 SPICE模拟器简介 | 第39-40页 |
| 3.2 组合逻辑单元软错误防护方法 | 第40-44页 |
| 3.2.1 基于表决电路的软错误防护方法 | 第40-41页 |
| 3.2.2 基于C单元的软错误防护方法 | 第41-42页 |
| 3.2.3 基于CWSP单元的软错误防护方法 | 第42-44页 |
| 3.3 时序逻辑单元软错误加固方法 | 第44-52页 |
| 3.3.1 工艺级加固技术 | 第44-46页 |
| 3.3.2 电路级加固技术 | 第46-51页 |
| 3.3.3 系统级加固技术 | 第51-52页 |
| 3.4 本章小结 | 第52-53页 |
| 第四章 容软错误锁存器设计 | 第53-69页 |
| 4.1 原理与实现 | 第53-57页 |
| 4.1.1 CFL-SET的电路结构和容错原理 | 第53-55页 |
| 4.1.2 SINV电路结构和容错原理 | 第55-57页 |
| 4.2 故障注入实验 | 第57-61页 |
| 4.2.1 CFL-SET故障注入实验 | 第57-59页 |
| 4.2.2 SINV故障注入实验 | 第59-60页 |
| 4.2.3 锁存器适用范围 | 第60-61页 |
| 4.3 锁存器评估和比较 | 第61-65页 |
| 4.3.1 鲁棒性评估 | 第61-62页 |
| 4.3.2 性能评估 | 第62-65页 |
| 4.4 蒙特卡洛实验 | 第65-68页 |
| 4.4.1 HSPICE中的蒙特卡洛分析 | 第65-66页 |
| 4.4.2 实验结果 | 第66-68页 |
| 4.6 本章小结 | 第68-69页 |
| 第五章 总结与展望 | 第69-71页 |
| 5.1 全文总结 | 第69页 |
| 5.2 进一步工作 | 第69-71页 |
| 参考文献 | 第71-75页 |
| 攻读硕士期间的学术活动及成果情况 | 第75页 |
