首页--工业技术论文--无线电电子学、电信技术论文--微电子学、集成电路(IC)论文--一般性问题论文--制造工艺论文

高密度等离子体辅助CVD工艺在集成电路制造中应用与改善

摘要第4-5页
ABSTRACT第5页
第一章 绪论第8-20页
    1.1 引言第8-9页
    1.2 CVD 简介第9-18页
        1.2.1 CVD 工艺原理第9-11页
        1.2.2 集成电路制造中 CVD 的工艺类型第11-18页
            1.2.2.1 常压 CVD (APCVD)第11-12页
            1.2.2.2 低压 CVD (LPCVD)第12-14页
            1.2.2.3 等离子体辅助 CVD (PECVD)第14-17页
            1.2.2.4 高密度等离子体辅助 CVD (HDP CVD)第17-18页
    1.3 CVD 技术的发展第18-19页
    1.4 本文的思路与创新之处第19-20页
第二章 高密度等离子体辅助 CVD 淀积设备和工艺原理第20-34页
    2.1 HDP CVD 薄膜淀积设备介绍第20-25页
        2.1.1 CENTURA ULTIMA机台系统简介第20-23页
        2.1.2 CENTURA ULTIMA HDP CVD 反应腔简介第23-25页
    2.2 高密度等离子体辅助 CVD 工艺原理第25-33页
        2.2.1 等离子体辅助 CVD(PECVD)的局限第25-27页
        2.2.2 高密度等离子体辅助 CVD(HDP CVD)的工艺原理第27-32页
        2.2.3 HDP CVD 工艺薄膜淀积的工艺程式第32-33页
    2.3 本章小结第33-34页
第三章 高密度等离子体辅助 CVD 工艺在集成电路制造中的应用第34-41页
    3.1 HDP CVD 薄膜在集成电路制造中的应用第34-35页
    3.2 集成电路制造中对 HDP CVD 薄膜的工艺要求第35页
    3.3 高密度等离子体辅助 CVD 薄膜的测量参数第35-40页
        3.3.1 厚度(Thickness)第35-36页
        3.3.2 折射系数(Refractive Index,RI)第36-37页
        3.3.3 湿法刻蚀速率(Wet Etch Rate,WER)第37页
        3.3.4 应力(Stress)第37-38页
        3.3.5 淀积刻蚀比(DS Ratio)第38-40页
        3.3.6 掺杂元素的含量的测量第40页
    3.4 本章小结第40-41页
第四章 HDP CVD 在集成电路生产中缺陷的研究和改善第41-56页
    4.1 空洞缺陷(Void)的形成机理第41-42页
    4.2 总刻蚀速率的测量第42-43页
    4.3 总淀积速率的测量第43页
    4.4 影响总刻蚀速率的相关参数第43-48页
    4.5 影响总淀积速率的相关参数第48-51页
    4.6 生产中空洞缺陷的排查方法第51-54页
    4.7 本章小结第54-56页
第五章 总结与展望第56-57页
参考文献第57-59页
致谢第59页

论文共59页,点击 下载论文
上一篇:基于SCTP的多路径并发传输关键技术的研究
下一篇:毫米波CMOS肖特基势垒二极管混频器设计