首页--工业技术论文--无线电电子学、电信技术论文--微电子学、集成电路(IC)论文--一般性问题论文--设计论文

高性能ALU部件的时序和功耗优化

摘要第9-10页
ABSTRACT第10页
第一章 绪论第11-18页
    1.1 课题研究背景第11-12页
    1.2 国内外相关研究第12-14页
    1.3 文本主要工作第14-16页
    1.4 文本组织结构第16-18页
第二章 ALU部件的固化设计与时钟树优化第18-32页
    2.1 物理设计中的静态时序分析第18-22页
        2.1.1 建立时间和保持时间第18-19页
        2.1.2 建立时间检查和保持时间检查第19-20页
        2.1.3 时钟延迟与时钟偏差第20-22页
    2.2 ALU部件的固化设计流程第22-27页
        2.2.1 ALU部件结构第22页
        2.2.2 ALU部件数据路径的优化流程第22-23页
        2.2.3 顶层接口及约束的确定第23-25页
        2.2.4 部件内部的时序优化第25-26页
        2.2.5 关键路径的精细化优化第26-27页
    2.3 ALU部件时钟路径的时序优化第27-31页
        2.3.1 固化模块时钟偏差的消除第27-29页
        2.3.2 局部时钟树的重构第29页
        2.3.3 有用时钟偏差的利用第29-31页
    2.4 本章小结第31-32页
第三章 结合物理信息的扫描链定序方法第32-49页
    3.1 扫描链定序的目标第32-35页
        3.1.1 扫描链占用的布线资源第33页
        3.1.2 测试模式下扫描链的时序检查第33-35页
        3.1.3 测试模式下扫描链的功耗第35页
    3.2 扫描链定序方法的提出与实现第35-38页
        3.2.1 扫描链定序方法的提出第35-36页
        3.2.2 扫描链定序算法的实现流程第36-38页
    3.3 扫描链定序算法的实现第38-45页
        3.3.1 区域划分函数第39-41页
        3.3.2 局部定序函数第41-43页
        3.3.3 全局定序函数第43-45页
    3.4 定序算法在FT-DX中的应用第45-48页
        3.4.1 应用环境和算法参数设置第45页
        3.4.2 应用结果的对比与分析第45-48页
    3.5 本章小结第48-49页
第四章 缩减非关键路径单元尺寸的方法第49-61页
    4.1 尺寸缩减的目标第50-54页
        4.1.1 非关键路径的布局资源第50-51页
        4.1.2 非关键路径的时序检查第51-53页
        4.1.3 非关键路径的功耗第53-54页
    4.2 结合PE的尺寸缩减程序实现第54-57页
        4.2.1 结合PE的尺寸缩减程序介绍第54-55页
        4.2.2 结合PE的尺寸缩减算法结构第55-57页
    4.3 尺寸缩减在工程中的应用第57-59页
        4.3.1 应用环境和算法参数设置第57-58页
        4.3.2 实践结果的对比与分析第58-59页
    4.4 本章小结第59-61页
第五章 总结与展望第61-63页
    5.1 全文总结第61-62页
    5.2 工作展望第62-63页
致谢第63-64页
参考文献第64-69页
作者在学期间取得的学术成果第69页

论文共69页,点击 下载论文
上一篇:高寒山地实战化训练中思想政治教育研究
下一篇:高性能DSP内核二级Cache的时序优化