| 摘要 | 第9-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第12-18页 |
| 1.1 研究背景 | 第12-13页 |
| 1.2 国内外相关研究 | 第13-15页 |
| 1.3 课题研究内容与意义 | 第15-17页 |
| 1.4 本文组织结构 | 第17-18页 |
| 第二章 二级Cache数据存储体的固化设计 | 第18-38页 |
| 2.1 数据存储体结构 | 第18-19页 |
| 2.2 常规设计的布局优化 | 第19-23页 |
| 2.2.1 布局规划 | 第19-20页 |
| 2.2.2 存储体的布局 | 第20-22页 |
| 2.2.3 寄存器的摆放 | 第22-23页 |
| 2.3 数据存储体时钟树的设计 | 第23-33页 |
| 2.3.1 时钟树综合的自动实现 | 第23-25页 |
| 2.3.2 常规手动时钟树的设计实现 | 第25-29页 |
| 2.3.3 多时钟源的设计 | 第29-31页 |
| 2.3.4 三种时钟树设计结果分析 | 第31-33页 |
| 2.4 基于脉冲触发器的设计实现 | 第33-37页 |
| 2.4.1 脉冲触发器结构分析 | 第33-35页 |
| 2.4.2 带数据选择显式脉冲触发器的实现 | 第35-36页 |
| 2.4.3 应用结果对比分析 | 第36-37页 |
| 2.5 本章小结 | 第37-38页 |
| 第三章 二级Cache控制器流水线的物理级优化 | 第38-52页 |
| 3.1 时序优化策略 | 第38-39页 |
| 3.2 二级Cache控制器流水结构分析及布局 | 第39-42页 |
| 3.2.1 Cache控制器流水结构分析 | 第40页 |
| 3.2.2 与L2_databanks相邻的寄存器布局 | 第40-41页 |
| 3.2.3 端口处寄存器的放置 | 第41-42页 |
| 3.3 寄存器阵列的分析及优化 | 第42-50页 |
| 3.3.1 延时模型 | 第42-46页 |
| 3.3.2 寄存器阵列的电路设计及优化 | 第46-50页 |
| 3.4 优化结果对比 | 第50-51页 |
| 3.5 本章小结 | 第51-52页 |
| 第四章 二级Cache布线后时钟偏差自动化补偿算法实现 | 第52-67页 |
| 4.1 自动有用时钟偏差的实现 | 第52-54页 |
| 4.1.1 使用方法 | 第52-53页 |
| 4.1.2 实现过程 | 第53-54页 |
| 4.2 布线后时钟偏差补偿算法的实现 | 第54-63页 |
| 4.2.1 算法的基本思想 | 第54-57页 |
| 4.2.2 算法实现 | 第57-63页 |
| 4.3 优化结果对比分析 | 第63-66页 |
| 4.3.1 算法优化效果对比分析 | 第63-65页 |
| 4.3.2 三种方法整体效果对比分析 | 第65-66页 |
| 4.4 本章小结 | 第66-67页 |
| 第五章 结束语 | 第67-69页 |
| 5.1 全文工作总结 | 第67-68页 |
| 5.2 工作展望 | 第68-69页 |
| 致谢 | 第69-71页 |
| 参考文献 | 第71-74页 |
| 作者在校期间取得的学术成果 | 第74页 |