集成电路多故障测试生成算法及可测性设计的研究

摘要	第1-7页
ABSTRACT	第7-11页
第1章 绪 论	第11-22页
·组合电路测试生成算法的发展现状	第13-14页
·时序电路的测试生成算法发展现状	第14-18页
·可测性设计发展现状	第18-20页
·课题的来源及研究内容	第20-22页
·课题的来源	第20页
·课题的主要研究内容	第20-22页
第2章 集成电路多故障测试生成算法	第22-45页
·组合电路的多故障测试生成算法	第23-40页
·具有约束条件的布尔差分简化算法	第23-30页
·多故障等价法	第30-36页
·因果函数分析法	第36-40页
·时序电路的多故障测试生成算法	第40-44页
·九值算法	第41-43页
·改进的九值算法	第43-44页
·本章小结	第44-45页
第3章 可测性设计	第45-66页
·可测性设计的意义及发展概况	第45-47页
·可测性设计的目标	第47页
·可测性设计的效益和成本分析	第47-48页
·可测性设计的分类	第48-49页
·可测性设计的方法	第49-65页
·Reed-Muller 模式可测性设计法	第49-55页
·症候群可测性设计方法	第55-65页
·本章小结	第65-66页
结论	第66-67页
参考文献	第67-71页
攻读学位期间发表的学术论文	第71-72页
致谢	第72页