| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 引言 | 第9-13页 |
| ·论文研究意义 | 第9-10页 |
| ·国内外发展现状 | 第10-11页 |
| ·S/H 电路发展趋势 | 第11-12页 |
| ·论文结构框架 | 第12-13页 |
| 第二章 采样/保持电路基本原理 | 第13-30页 |
| ·采样原理 | 第13页 |
| ·信号频谱分析 | 第13-16页 |
| ·S/H 电路 | 第16-19页 |
| ·开环结构 | 第17页 |
| ·闭环结构 | 第17-19页 |
| ·采样开关 | 第19-30页 |
| ·开关模型 | 第19-20页 |
| ·开关非理想效应 | 第20-25页 |
| ·典型采样开关结构 | 第25-30页 |
| 第三章 低压工艺对S/H 电路影响研究 | 第30-43页 |
| ·概述 | 第30-31页 |
| ·信噪比 | 第31-32页 |
| ·电路速度 | 第32-33页 |
| ·功耗 | 第33-36页 |
| ·强反型饱和区MOS 管功耗 | 第33-34页 |
| ·弱反型饱和区MOS 管功耗 | 第34-35页 |
| ·受摆率影响的功耗变化 | 第35页 |
| ·受工艺影响的功耗变化 | 第35页 |
| ·功耗总结 | 第35-36页 |
| ·匹配的改善 | 第36-37页 |
| ·运算放大器 | 第37-39页 |
| ·MOS 开关导通电阻 | 第39-43页 |
| 第四章 10bit 100MS/s S/H 电路设计 | 第43-56页 |
| ·基本指标 | 第43-45页 |
| ·时域指标 | 第43-44页 |
| ·频域指标 | 第44-45页 |
| ·总体采样结构选择 | 第45-46页 |
| ·采样开关参数计算 | 第46-48页 |
| ·开关时间常数 | 第46-47页 |
| ·热噪声 | 第47-48页 |
| ·运放参数计算 | 第48-53页 |
| ·开环增益 | 第49-50页 |
| ·建立时间 | 第50-52页 |
| ·偏置电流及输入管跨导 | 第52-53页 |
| ·共模反馈电路的设计 | 第53-56页 |
| 第五章 S/H 电路仿真结果及版图规划 | 第56-67页 |
| ·采样开关 | 第56-58页 |
| ·运放电路 | 第58-62页 |
| ·运放主体电路 | 第58-59页 |
| ·运放偏置电路 | 第59-60页 |
| ·共模反馈电路 | 第60-62页 |
| ·S/H 总体电路 | 第62-65页 |
| ·S/H 电路版图规划 | 第65-67页 |
| 第六章 结论与展望 | 第67-69页 |
| 致谢 | 第69-70页 |
| 参考文献 | 第70-73页 |
| 攻硕期间取得的研究成果 | 第73-74页 |