首页--工业技术论文--无线电电子学、电信技术论文--微电子学、集成电路(IC)论文--一般性问题论文--设计论文

纳米工艺下集成电路的容软错误锁存器设计

致谢第7-8页
摘要第8-9页
ABSTRACT第9页
第一章 绪论第15-22页
    1.1 研究背景及意义第15-18页
    1.2 研究现状第18-19页
    1.3 研究内容和创新点第19-20页
    1.4 本文组织结构第20-22页
第二章 单粒子效应的基础知识第22-28页
    2.1 辐射效应第22-25页
        2.1.1 单粒子效应第22-23页
        2.1.2 单粒子效应模型第23-25页
    2.2 EDA仿真工具第25-27页
        2.2.1 HSPICE第25页
        2.2.2 HSPICE使用第25-26页
        2.2.3 实例分析第26-27页
    2.3 本章小结第27-28页
第三章 单粒子翻转加固锁存器设计方法第28-39页
    3.1 标准静态锁存器第28-29页
    3.2 C单元第29-30页
    3.3 单粒子单节点翻转加固锁存器第30-35页
        3.3.1 SIN-LC锁存器第30-31页
        3.3.2 HLR锁存器第31页
        3.3.3 HiPeR锁存器第31-33页
        3.3.4 FERST锁存器第33页
        3.3.5 TMR锁存器第33-34页
        3.3.6 HLR-CG1锁存器第34-35页
        3.3.7 HLR-CG2锁存器第35页
    3.4 单粒子双节点翻转加固锁存器第35-38页
        3.4.1 Delta DICE锁存器第35-36页
        3.4.2 NTHLTCH锁存器第36-37页
        3.4.3 HRDNUT锁存器第37页
        3.4.4 DNCS锁存器第37-38页
    3.5 本章小结第38-39页
第四章 本文提出的加固锁存器设计第39-55页
    4.1 容单粒子单节点翻转的STSRL锁存器第39-46页
        4.1.1 电路结构和工作原理第39-41页
        4.1.2 容错原理第41-42页
        4.1.3 仿真验证第42-44页
        4.1.4 性能评估第44-46页
    4.2 容忍单粒子双节点翻转的SEDNUTL锁存器第46-54页
        4.2.1 电路结构和工作原理第46-47页
        4.2.2 容错原理第47-48页
        4.2.3 仿真验证第48-50页
        4.2.4 性能评估第50-51页
        4.2.5 PVT变化对锁存器性能的影响第51-54页
    4.3 本章小结第54-55页
第五章 总结与展望第55-57页
    5.1 全文总结第55页
    5.2 工作展望第55-57页
参考文献第57-60页
攻读硕士学位期间的学术活动及成果情况第60页

论文共60页,点击 下载论文
上一篇:高速折叠插值ADC采样时间失配误差校准电路设计
下一篇:CMOS数字电路的电路级抗辐射加固方法研究