3D-ICs优化TSV和叶子节点数量的扫描树设计
| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| abstract | 第9页 |
| 第一章 绪论 | 第14-23页 |
| 1.1 研究背景 | 第14-19页 |
| 1.1.1 三维集成电路的优势 | 第15-16页 |
| 1.1.2 三维集成电路的挑战 | 第16-19页 |
| 1.2 研究现状及目的 | 第19-20页 |
| 1.3 论文概况和结构安排 | 第20-23页 |
| 第二章 三维集成电路的可测试性设计 | 第23-36页 |
| 2.1 可测试性设计 | 第24-26页 |
| 2.1.1 边界扫描 | 第24-25页 |
| 2.1.2 内建自测试 | 第25-26页 |
| 2.1.3 基于扫描的设计 | 第26页 |
| 2.2 扫描链设计 | 第26-29页 |
| 2.2.1 二维与三维扫描链设计的区别 | 第26-27页 |
| 2.2.2 三维集成电路扫描链设计结构 | 第27-29页 |
| 2.3 扫描树设计 | 第29-35页 |
| 2.3.1 相容性 | 第29-31页 |
| 2.3.2 扫描树的性质 | 第31-33页 |
| 2.3.3 二维及三维集成电路一般的扫描树设计 | 第33-35页 |
| 2.4 本章小结 | 第35-36页 |
| 第三章 约束单扫描树的叶子节点数量优化TSV数量 | 第36-46页 |
| 3.1 ILP | 第36页 |
| 3.2 3D单扫描树结构 | 第36-37页 |
| 3.3 3D单扫描树设计算法 | 第37-43页 |
| 3.3.1 3D-ICs相容组的划分 | 第37-39页 |
| 3.3.2 3D单扫描树结构的ILP模型 | 第39-42页 |
| 3.3.3 3D单扫描树ILP模型的算法实现 | 第42-43页 |
| 3.4 实验结果分析 | 第43-45页 |
| 3.4.1 相同叶子节点数量下TSV数量的比较 | 第43-44页 |
| 3.4.2 不同叶子节点数量下TSV数量的比较 | 第44-45页 |
| 3.5 本章小结 | 第45-46页 |
| 第四章 约束多扫描树的TSV数量优化叶子节点数量 | 第46-54页 |
| 4.1 3D多扫描树结构 | 第46-47页 |
| 4.2 3D多扫描树设计算法 | 第47-52页 |
| 4.2.1 3D多扫描树ILP模型 | 第47-50页 |
| 4.2.2 3D多扫描树ILP模型的算法实现 | 第50-52页 |
| 4.3 实现结果分析 | 第52-53页 |
| 4.3.1 相同叶子节点数量下TSV数量的比较 | 第52页 |
| 4.3.2 测试应用时间的比较 | 第52-53页 |
| 4.4 本章小结 | 第53-54页 |
| 第五章 总结与展望 | 第54-56页 |
| 5.1 总结 | 第54页 |
| 5.2 展望 | 第54-56页 |
| 参考文献 | 第56-60页 |
| 攻读硕士学位期间的学术活动及成果情况 | 第60页 |
