| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第10-13页 |
| 1.1 研究背景 | 第10页 |
| 1.2 研究意义 | 第10-11页 |
| 1.3 国内外研究现状 | 第11页 |
| 1.4 论文章节安排 | 第11-13页 |
| 第二章 软硬件平台搭建 | 第13-16页 |
| 2.1 嵌入式处理器 TE6214 | 第13-14页 |
| 2.2 BCM5461 和 BCM5248 | 第14页 |
| 2.3 SI5338 | 第14-15页 |
| 2.4 CPLD | 第15页 |
| 2.5 FPGA | 第15页 |
| 2.6 Up Connector/Service Connector | 第15-16页 |
| 第三章 需求及测试用例分析 | 第16-24页 |
| 3.1 CRG 测试器 | 第16-17页 |
| 3.1.1 验证解复位时刻是否和时钟相位有关系 | 第16页 |
| 3.1.2 验证时钟与复位先后关系容忍度 | 第16页 |
| 3.1.3 验证解复位信号最小脉宽 | 第16-17页 |
| 3.2 时钟相位移相器 | 第17页 |
| 3.2.1 产生任意频率时钟 | 第17页 |
| 3.2.2 任意时钟相位偏移 | 第17页 |
| 3.3 时钟相位检测器 | 第17-18页 |
| 3.4 I2C 协议测试器 | 第18-24页 |
| 3.4.1 建立时间测试 | 第18-19页 |
| 3.4.2 保持时间测试 | 第19-20页 |
| 3.4.3 从器件滤波功能测试 | 第20页 |
| 3.4.4 接口速率测试 | 第20页 |
| 3.4.5 容忍能力测试 | 第20-21页 |
| 3.4.6 时钟延展功能测试 | 第21页 |
| 3.4.7 仲裁测试 | 第21-22页 |
| 3.4.8 10 位寻址方式测试 | 第22页 |
| 3.4.9 读写测试 | 第22页 |
| 3.4.10 异常帧测试 | 第22-24页 |
| 第四章 逻辑设计 | 第24-51页 |
| 4.1 简述 | 第24页 |
| 4.2 FPGA 顶层结构框图 | 第24-51页 |
| 4.2.1 Localbus 模块设计 | 第24-27页 |
| 4.2.2 CRG 测试器设计 | 第27-30页 |
| 4.2.3 Ibus_sma_select 模块设计 | 第30-31页 |
| 4.2.4 时钟移相器设计 | 第31-32页 |
| 4.2.5 时钟相位检测器设计 | 第32-34页 |
| 4.2.6 I2C 协议测试器设计 | 第34-50页 |
| 4.2.7 总结 | 第50-51页 |
| 第五章 仿真与编译实现 | 第51-59页 |
| 5.1 仿真与验证 | 第51-57页 |
| 5.1.1 CRG 测试器仿真 | 第51-52页 |
| 5.1.2 时钟移相器仿真 | 第52-53页 |
| 5.1.3 Ibus_sma_select 仿真 | 第53页 |
| 5.1.4 时钟相位检测器仿真 | 第53-54页 |
| 5.1.5 I2C 发送器仿真 | 第54-55页 |
| 5.1.6 I2C 接收器仿真 | 第55-57页 |
| 5.2 编译与加载 | 第57-59页 |
| 第六章 测试环境的搭建与应用 | 第59-68页 |
| 6.1 Tstm_Board 环境搭建 | 第59-60页 |
| 6.2 相关工具运用 | 第60-67页 |
| 6.2.1 CRG 应用测试 | 第60-63页 |
| 6.2.2 时钟移相器应用测试 | 第63页 |
| 6.2.3 时钟相位检测器应用测试 | 第63-64页 |
| 6.2.4 I2C 协议测试器应用测试 | 第64-67页 |
| 6.3 真实的测试环境 | 第67-68页 |
| 总结与展望 | 第68-69页 |
| 参考文献 | 第69-71页 |
| 攻读硕士学位期间取得的研究成果 | 第71-72页 |
| 致谢 | 第72-73页 |
| 答辩委员会对论文的评定意见 | 第73页 |