| 摘要 | 第1-5页 |
| Abstract | 第5-6页 |
| 绪论 | 第6-8页 |
| 1. 课题背景与研究现状 | 第6-7页 |
| 2. 课题研究内容与论文的组织结构 | 第7-8页 |
| 第一章 接口电路基本原理和常用接口标准研究 | 第8-17页 |
| 1. 集成电路接口的基本原理 | 第8-10页 |
| 2. 集成电路接口的分类与研究 | 第10-11页 |
| 3. 集成电路常用接口标准研究 | 第11-16页 |
| ·TTL逻辑 | 第11-12页 |
| ·CMOS逻辑 | 第12-13页 |
| ·LVDS低压差分传输逻辑 | 第13-14页 |
| ·HDMI | 第14-16页 |
| 4. 本章小结 | 第16-17页 |
| 第二章 DDR存储器和SSTL接口相关理论和技术研究 | 第17-26页 |
| 1. DDR存储器接口技术简介 | 第17-19页 |
| 2. DDR存储器中的SSTL接口技术研究 | 第19-22页 |
| 3. DDR存储器接口中的ODT和OCD技术研究 | 第22-24页 |
| ·ODT技术研究 | 第22-23页 |
| ·OCD技术研究 | 第23-24页 |
| 4. DDR3 I/O的功能框图和模块 | 第24-25页 |
| 5. 本章小结 | 第25-26页 |
| 第三章 DDR3 I/O输出模块设计 | 第26-34页 |
| 1. "电平转换与前置缓冲器"的设计 | 第26-27页 |
| 2. 输出缓冲器设计方案 | 第27-30页 |
| 3. OCD电路设计方案 | 第30-31页 |
| 4. DDR3 I/O输出模块电路仿真 | 第31-33页 |
| 5. 本章小结 | 第33-34页 |
| 第四章 DDR3 I/O输入模块设计 | 第34-40页 |
| 1. 输入缓冲器电路设计 | 第34-36页 |
| 2. ODT电路设计 | 第36-38页 |
| 3. DDR3 I/O输入模块电路仿真 | 第38-39页 |
| 4. 本章小结 | 第39-40页 |
| 第五章 DDR3 I/O控制逻辑模块设计 | 第40-43页 |
| 1. 使能逻辑设计 | 第40-41页 |
| 2. 解码器设计 | 第41-42页 |
| 3. 本章小结 | 第42-43页 |
| 第六章 DDR3 I/O的ESD电路设计与版图设计 | 第43-50页 |
| 1. ESD的失效机理与保护原理 | 第43-44页 |
| 2. ESD电路设计方案 | 第44-46页 |
| 3. 版图设计的考虑因素与设计方案 | 第46-49页 |
| ·输入模块的版图设计 | 第47页 |
| ·逻辑控制模块的版图设计 | 第47-48页 |
| ·输出模块的版图设计 | 第48-49页 |
| ·ESD保护电路版图设计 | 第49页 |
| 4. 本章小结 | 第49-50页 |
| 第七章 眼图与信号完整性分析 | 第50-54页 |
| 1. 眼图理论简介 | 第50-51页 |
| 2. 信号完整性理论与研究 | 第51-52页 |
| 3. ddR3 I/O的眼图仿真 | 第52-53页 |
| 4. 本章小结 | 第53-54页 |
| 第八章 测试结果和分析 | 第54-55页 |
| 总结和展望 | 第55-57页 |
| 1. 总结 | 第55-56页 |
| 2. 展望 | 第56-57页 |
| 参考文献 | 第57-58页 |
| 致谢 | 第58-59页 |