| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第一章 绪论 | 第7-9页 |
| 1.1 课题研究背景和意义 | 第7页 |
| 1.2 论文工作与章节安排 | 第7-9页 |
| 第二章 低功耗时钟设计控制技术 | 第9-19页 |
| 2.1 时钟产生控制技术 | 第9-13页 |
| 2.1.1 时钟产生方式 | 第9-10页 |
| 2.1.2 时钟切换技术 | 第10-12页 |
| 2.1.3 门控时钟技术 | 第12-13页 |
| 2.2 时钟相关的低功耗设计方法学 | 第13-15页 |
| 2.3 时钟产生模块的数据同步 | 第15-17页 |
| 2.3.1 两级电平信号同步器 | 第16页 |
| 2.3.2 边沿信号同步器 | 第16-17页 |
| 2.3.3 脉冲同步器 | 第17页 |
| 2.5 小结 | 第17-19页 |
| 第三章 基带芯片的时钟产生单元架构设计 | 第19-29页 |
| 3.1 时钟产生单元的功能和低功耗设计考虑 | 第19-23页 |
| 3.2 时钟产生单元的物理设计考虑 | 第23-24页 |
| 3.3 时钟产生单元的架构设计与分析 | 第24-28页 |
| 3.4 小结 | 第28-29页 |
| 第四章 时钟产生单元设计实现 | 第29-51页 |
| 4.1 时钟源控制单元设计 | 第29-32页 |
| 4.1.1 Integer PLL 和 Fractional PLL 工作方式 | 第29-30页 |
| 4.1.2 PLL 控制器设计 | 第30-32页 |
| 4.2 时钟源选择器设计 | 第32-36页 |
| 4.3 分频电路设计 | 第36-37页 |
| 4.4 时钟源选择控制模块（MUX Controller） | 第37-40页 |
| 4.4.1 DVFS 技术 | 第37-39页 |
| 4.4.2 时钟选择控制器 | 第39-40页 |
| 4.5 时钟源自动请求技术（Auto Source） | 第40-43页 |
| 4.6 3G/LTE 时钟控制模块 | 第43-46页 |
| 4.7 频率缩放控制（WFI and Bus Clock Scaling） | 第46-49页 |
| 4.7.1 Wait For Interrupt 机制 | 第46-48页 |
| 4.7.2 总线时钟频率缩放机制 | 第48-49页 |
| 4.8 分频控制器 | 第49-50页 |
| 4.9 小结 | 第50-51页 |
| 第五章 验证与仿真结果分析 | 第51-61页 |
| 5.1 验证策略及验证平台 | 第51-52页 |
| 5.2 仿真结果及分析 | 第52-59页 |
| 5.2.1 PLL 仿真结果 | 第52-53页 |
| 5.2.2 时钟源选择器仿真结果 | 第53-54页 |
| 5.2.3 分频器仿真结果 | 第54-55页 |
| 5.2.4 时钟源选择控制器 | 第55页 |
| 5.2.5 Auto Source 机制仿真结果 | 第55-56页 |
| 5.2.6 3G/LTE 时钟控制仿真结果 | 第56-57页 |
| 5.2.7 DVFS，WFI 及 Bus Clock Scaling 机制中的分频更新 | 第57-59页 |
| 5.3 小结 | 第59-61页 |
| 第六章 总结与展望 | 第61-63页 |
| 致谢 | 第63-65页 |
| 参考文献 | 第65-67页 |
