折叠内插ADC中采样保持电路的研究与设计
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第一章 绪论 | 第7-11页 |
| 1.1 课题背景与意义 | 第7-8页 |
| 1.2 国内外研究现状和进展 | 第8-9页 |
| 1.3 论文的研究内容和结构 | 第9-11页 |
| 第二章 采样保持电路的应用及理论分析 | 第11-27页 |
| 2.1 超高速 ADC 的架构 | 第11-15页 |
| 2.1.1 全并行结构 | 第11-12页 |
| 2.1.2 两步式结构（Two-step） | 第12页 |
| 2.1.3 流水线结构（Pipeline） | 第12-13页 |
| 2.1.4 折叠内插结构 | 第13-15页 |
| 2.2 采样保持电路基础 | 第15-18页 |
| 2.2.1 采样定理 | 第15-18页 |
| 2.2.2 采样保持电路性能指标 | 第18页 |
| 2.3 采样保持电路的结构 | 第18-21页 |
| 2.3.1 开环结构 | 第18-20页 |
| 2.3.2 闭环结构 | 第20-21页 |
| 2.4 采样保持电路的非线性分析 | 第21-25页 |
| 2.4.1 保持模式馈通 | 第21-22页 |
| 2.4.2 时钟馈通效应 | 第22-23页 |
| 2.4.3 电荷泄漏失真 | 第23-24页 |
| 2.4.4 孔径抖动 | 第24-25页 |
| 2.5 本章小结 | 第25-27页 |
| 第三章 采样保持电路的设计与实现 | 第27-43页 |
| 3.1 总体电路的设计 | 第27-29页 |
| 3.1.1 采样电容的确定 | 第28页 |
| 3.1.2 偏置电流的确定 | 第28-29页 |
| 3.2 采样保持电路单元电路的设计 | 第29-37页 |
| 3.2.1 输入缓冲的设计 | 第29-30页 |
| 3.2.2 采样开关的设计 | 第30-32页 |
| 3.2.3 输出缓冲的设计 | 第32页 |
| 3.2.4 保持模式馈通改善 | 第32-34页 |
| 3.2.5 时钟电路的设计 | 第34-35页 |
| 3.2.6 偏置电路的设计 | 第35-37页 |
| 3.3 采样保持电路的仿真 | 第37-42页 |
| 3.3.1 时钟电路仿真 | 第37-38页 |
| 3.3.2 偏置电路的仿真 | 第38-39页 |
| 3.3.3 采样保持电路整体电路仿真 | 第39-42页 |
| 3.4 本章小结 | 第42-43页 |
| 第四章 采样保持电路版图设计与测试 | 第43-51页 |
| 4.1 采样保持电路的版图设计 | 第43-44页 |
| 4.2 采样保持电路的电磁仿真与分析 | 第44-46页 |
| 4.3 测试与改进 | 第46-49页 |
| 4.4 本章小结 | 第49-51页 |
| 第五章 总结与展望 | 第51-53页 |
| 5.1 论文总结 | 第51页 |
| 5.2 展望 | 第51-53页 |
| 致谢 | 第53-55页 |
| 参考文献 | 第55-59页 |
| 攻读硕士期间的研究成果和参加的科研项目 | 第59-60页 |
