摘要 | 第3-4页 |
Abstract | 第4页 |
第一章 绪论 | 第7-11页 |
1.1 研究背景 | 第7-8页 |
1.2 图像编码的方案分析 | 第8-10页 |
1.2.1 纯软件实现 | 第8-9页 |
1.2.2 纯硬件实现 | 第9页 |
1.2.3 软硬件协同实现 | 第9-10页 |
1.3 主要工作和内容 | 第10-11页 |
第二章 JPEG压缩流程及SoC系统 | 第11-19页 |
2.1 JPEG 静态图像压缩标准 | 第11-15页 |
2.1.1 JPEG 图像压缩原理与技术 | 第11页 |
2.1.2 JPEG 图像压缩流程 | 第11-14页 |
2.1.3 图像压缩算法的性能评价 | 第14-15页 |
2.2 片上系统 | 第15-19页 |
2.2.1 SoC 的发展 | 第15页 |
2.2.2 SoC 的特点和基本架构 | 第15-16页 |
2.2.3 SoC 的设计流程 | 第16-19页 |
第三章 软硬件协同设计 | 第19-27页 |
3.1 软硬件协同设计 | 第19-22页 |
3.1.1 软硬件协同设计流程 | 第19-20页 |
3.1.2 软硬件划分基本原则及算法 | 第20-21页 |
3.1.3 JPEG 静态图像压缩系统的软硬件划分 | 第21-22页 |
3.2 系统的硬件平台 | 第22-27页 |
3.2.1 SoCFPGA 的结构和特点 | 第22-24页 |
3.2.2 开发环境 | 第24-27页 |
第四章 硬件系统设计及实现 | 第27-45页 |
4.1 需求分析 | 第27页 |
4.2 系统架构 | 第27-28页 |
4.3 AXI 系统总线 | 第28-31页 |
4.3.1 AXI 的基本协议 | 第28-29页 |
4.3.2 数据传输 | 第29-30页 |
4.3.3 接口互联 | 第30-31页 |
4.4 色彩空间转换 | 第31-34页 |
4.4.1 色彩空间转换的硬件实现 | 第32-33页 |
4.4.2 模块的验证 | 第33-34页 |
4.5 二维离散余弦变换 | 第34-41页 |
4.5.1 二维 DCT 变换的硬件实现 | 第35-37页 |
4.5.2 仿真及验证 | 第37-39页 |
4.5.3 1D-DCT 模块的实现 | 第39-41页 |
4.6 量化 | 第41-45页 |
4.6.1 量化模块的硬件实现 | 第43-45页 |
第五章 软件系统的设计 | 第45-59页 |
5.1 数据格式 | 第45-46页 |
5.1.1 BMP 格式 | 第45页 |
5.1.2 JPEG 格式 | 第45-46页 |
5.2 软件处理 | 第46-54页 |
5.2.1 载入 BMP 文件 | 第46-47页 |
5.2.2 子块分割 | 第47-48页 |
5.2.3 Zig-Zag 扫描重排 | 第48-50页 |
5.2.4 编码 | 第50-53页 |
5.2.5 写 JPEG 数据流 | 第53-54页 |
5.3 软硬件的通信 | 第54-57页 |
5.3.1 地址映射 | 第55页 |
5.3.2 软硬件接口 | 第55-57页 |
5.4 实验结果 | 第57-59页 |
第六章 总结与展望 | 第59-61页 |
6.1 全文总结 | 第59页 |
6.2 工作展望 | 第59-61页 |
致谢 | 第61-63页 |
参考文献 | 第63-65页 |
科研成果 | 第65-66页 |