| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 符号对照表 | 第10-11页 |
| 缩略语对照表 | 第11-14页 |
| 第一章 绪论 | 第14-22页 |
| 1.1 研究背景 | 第14-16页 |
| 1.1.1 深亚微米工艺下互连 | 第14-15页 |
| 1.1.2 NoC中的互连 | 第15-16页 |
| 1.2 国内外研究现状 | 第16-19页 |
| 1.2.1 数字编码技术国内外发展状况 | 第16-18页 |
| 1.2.2 低摆幅技术在国内外发展状况 | 第18-19页 |
| 1.3 论文内容安排 | 第19-22页 |
| 第二章 深亚微米互连线模型与分析 | 第22-34页 |
| 2.1 互连结构简介 | 第22-25页 |
| 2.1.1 传统互连线结构 | 第23-24页 |
| 2.1.2 深亚微米下互连结构 | 第24-25页 |
| 2.2 互连线功耗模型 | 第25-27页 |
| 2.3 互连线延时模型 | 第27-29页 |
| 2.4 互连线物理设计 | 第29-31页 |
| 2.5 本章小结 | 第31-34页 |
| 第三章 低功耗编码技术 | 第34-48页 |
| 3.1 典型低功耗编码 | 第34-38页 |
| 3.1.1 地址总线低功耗编码 | 第34-36页 |
| 3.1.2 数据总线低功耗编码 | 第36-38页 |
| 3.2 串扰抑制编码 | 第38-40页 |
| 3.3 具有抑制串扰能力的低功耗编码——AGM | 第40-47页 |
| 3.3.1 GM编码模块 | 第42页 |
| 3.3.2 并串转换与串并转换模块 | 第42-43页 |
| 3.3.3 串扰检测模块和抑制串扰模块 | 第43-44页 |
| 3.3.4 AGM解码模块 | 第44-45页 |
| 3.3.5 仿真与分析 | 第45-47页 |
| 3.4 本章小结 | 第47-48页 |
| 第四章 针对NoC的低功耗互连设计 | 第48-66页 |
| 4.1 低摆幅电路简介 | 第48-50页 |
| 4.2 典型低摆幅发送器 | 第50-55页 |
| 4.2.1 Multi-VDD型 | 第50-52页 |
| 4.2.2 阈值压降型 | 第52-53页 |
| 4.2.3 电荷分享型 | 第53-55页 |
| 4.3 低摆幅接收器 | 第55-58页 |
| 4.3.1 电流镜灵敏放大器 | 第55-56页 |
| 4.3.2 钟控锁存型灵敏放大器 | 第56-57页 |
| 4.3.3 迟滞比较器 | 第57-58页 |
| 4.4 基于低功耗编码与低摆幅技术的NoC互连设计 | 第58-65页 |
| 4.4.1 CCS基于电荷分享的低摆幅发送器 | 第59-61页 |
| 4.4.2 低摆幅恢复电路 | 第61-62页 |
| 4.4.3 整体仿真平台与仿真结果 | 第62-63页 |
| 4.4.4 性能分析与比较 | 第63-65页 |
| 4.5 本章小结 | 第65-66页 |
| 第五章 总结与展望 | 第66-68页 |
| 5.1 总结 | 第66页 |
| 5.2 展望 | 第66-68页 |
| 参考文献 | 第68-72页 |
| 致谢 | 第72-74页 |
| 作者简介 | 第74-75页 |