| 中文摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-14页 |
| ·引言 | 第7页 |
| ·电子元件的可靠性 | 第7页 |
| ·ESD 失效 | 第7-8页 |
| ·我国电子行业ESD 防治技术现状 | 第8-9页 |
| ·中美两国ESD 失效分析研究现状及比较 | 第9-13页 |
| ·失效模式和失效机理 | 第10-11页 |
| ·失效分析的研究对象 | 第11-12页 |
| ·失效分析所采用的技术手段 | 第12-13页 |
| ·课题内容、背景与意义 | 第13-14页 |
| 第二章 集成电路静电放电的基本概念 | 第14-24页 |
| ·静电放电的原因及其危害 | 第14页 |
| ·静电放电的过程及其模型 | 第14-21页 |
| ·人体模型（Human—Body Model，HBM） | 第14-17页 |
| ·机器放电模型(Machine Model, MM) | 第17-19页 |
| ·器件充电模型(Charged-Device Model CDM) | 第19-21页 |
| ·电场感应模型（Field-Induced Model，FIM） | 第21页 |
| ·静电放电的测试 | 第21-24页 |
| 第三章ESD 的防护电路 | 第24-39页 |
| ·介绍 | 第24-25页 |
| ·片内ESD 保护结构中常用的器件 | 第25-30页 |
| ·电阻 | 第25-26页 |
| ·传统的二极管 | 第26-27页 |
| ·双极型晶体管 | 第27-28页 |
| ·NMOS 型晶体管 | 第28页 |
| ·场管 | 第28-29页 |
| ·可控硅SCR | 第29-30页 |
| ·片上ESD 保护结构的设计 | 第30-35页 |
| ·输出保护 | 第33-34页 |
| ·电源、地的保护 | 第34页 |
| ·CMOS 内部电路的保护 | 第34-35页 |
| ·版图的设计 | 第35-36页 |
| ·ESD 工艺的相关性及其设计策略 | 第36-39页 |
| ·掺杂浓度的影响 | 第37页 |
| ·LDD 工艺的影响 | 第37页 |
| ·栅氧化层的影响 | 第37页 |
| ·孔和硅化物工艺的影响 | 第37-39页 |
| 第四章 集成电路失效分析 | 第39-53页 |
| ·绪论 | 第39-40页 |
| ·引言 | 第39页 |
| ·电子元件的可靠性 | 第39页 |
| ·失效分析概述 | 第39-40页 |
| ·集成电路失效分析的方法与技术 | 第40-43页 |
| ·引言 | 第40页 |
| ·光学显微分析 | 第40-41页 |
| ·红外显微分析 | 第41页 |
| ·声学显微分析 | 第41页 |
| ·液晶热点检测技术 | 第41页 |
| ·光辐射显微分析技术 | 第41-42页 |
| ·微分析技术 | 第42页 |
| ·电性测量 | 第42页 |
| ·功能检测 | 第42页 |
| ·微探针 | 第42-43页 |
| ·化学刻蚀 | 第43页 |
| ·离子刻蚀 | 第43页 |
| ·失效分析中的化学方法 | 第43-48页 |
| ·引言 | 第43页 |
| ·封装的去除 | 第43-45页 |
| ·去除passivation(钝化层) | 第45页 |
| ·芯片的剥层 | 第45-48页 |
| ·失效分析的流程 | 第48-53页 |
| 第五章 ESD 防护失效分析 | 第53-61页 |
| ·ESD 失效分析 | 第53-56页 |
| ·ESD 失效分析案例 | 第56-61页 |
| 第六章 结论与意义 | 第61-63页 |
| 参考文献 | 第63-66页 |
| 致谢 | 第66页 |
