Flip-Chip封装互连结构电磁特性分析
| 摘要 | 第4-5页 |
| abstract | 第5-6页 |
| 第一章 绪论 | 第9-20页 |
| 1.1 研究背景及意义 | 第9-10页 |
| 1.2 芯片封装概述 | 第10-15页 |
| 1.2.1 封装的定义及功能 | 第10-11页 |
| 1.2.2 封装技术的发展及分类 | 第11-15页 |
| 1.3 倒装芯片封装互连技术 | 第15-18页 |
| 1.3.1 倒装芯片技术的定义与结构 | 第15-16页 |
| 1.3.2 倒装芯片封装的国内外研究现状 | 第16-18页 |
| 1.4 论文的研究内容及章节安排 | 第18-20页 |
| 1.4.1 主要研究内容 | 第18页 |
| 1.4.2 论文章节安排 | 第18-20页 |
| 第二章 芯片封装电磁理论分析 | 第20-31页 |
| 2.1 微波网络 | 第20-25页 |
| 2.1.1 理论简介 | 第20页 |
| 2.1.2 S参数矩阵 | 第20-22页 |
| 2.1.3 传输线传输特性 | 第22-24页 |
| 2.1.4 导行电磁波的类型 | 第24-25页 |
| 2.2 封装内的电磁干扰 | 第25-30页 |
| 2.2.1 电磁干扰的产生与分类 | 第25-26页 |
| 2.2.2 电磁干扰的传播方式 | 第26-29页 |
| 2.2.3 电磁干扰的危害 | 第29页 |
| 2.2.4 减少电磁干扰的措施 | 第29-30页 |
| 2.3 本章小结 | 第30-31页 |
| 第三章 倒装芯片信号传输结构建模及SI分析 | 第31-45页 |
| 3.1 Bump互连结构建模 | 第31-39页 |
| 3.1.1 等效电路参数提取 | 第31-35页 |
| 3.1.2 模型仿真 | 第35-39页 |
| 3.2 TL结构建模 | 第39-44页 |
| 3.2.1 等效电路参数提取 | 第40-42页 |
| 3.2.2 模型仿真 | 第42-44页 |
| 3.3 本章小结 | 第44-45页 |
| 第四章 倒装芯片封装结构传输特性分析 | 第45-60页 |
| 4.1 Flip-Chip典型结构三维建模 | 第45-48页 |
| 4.1.1 建模的基本原理及流程 | 第45-46页 |
| 4.1.2 Flip-Chip封装的物理建模 | 第46-48页 |
| 4.2 Flip-Chip的主要互连结构Bump | 第48-51页 |
| 4.2.1 Bump的几何尺寸对传输特性的影响 | 第48-50页 |
| 4.2.2 Bump的水平间距对传输特性的影响 | 第50-51页 |
| 4.3 互连结构的优化设计 | 第51-54页 |
| 4.3.1 局部匹配设计 | 第51-52页 |
| 4.3.2 多个地Bump的影响 | 第52-53页 |
| 4.3.3 重叠电介质长度 | 第53页 |
| 4.3.4 不同介质基板材料的影响 | 第53-54页 |
| 4.4 Flip-Chip的串扰分析 | 第54-56页 |
| 4.5 多层倒装芯片结构设计优化 | 第56-59页 |
| 4.6 本章小结 | 第59-60页 |
| 第五章 倒装芯片电磁特性及EMI分析 | 第60-68页 |
| 5.1 Flip-Chip中的CPW结构 | 第60-62页 |
| 5.1.1 共面波导传输线 | 第60页 |
| 5.1.2 电磁场分布及传输特性 | 第60-62页 |
| 5.2 封装内的电磁场辐射 | 第62-67页 |
| 5.2.1 封装内的电磁场特性 | 第62-64页 |
| 5.2.2 EMI电磁辐射影响因素 | 第64-67页 |
| 5.3 本章小结 | 第67-68页 |
| 第六章 总结 | 第68-70页 |
| 参考文献 | 第70-74页 |
| 攻读学位期间所取得的相关科研成果 | 第74-75页 |
| 致谢 | 第75页 |
