| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第9-12页 |
| 1.1 研究背景及意义 | 第9-10页 |
| 1.2 物理设计中信号完整性问题的挑战 | 第10-11页 |
| 1.3 论文主要工作及结构 | 第11-12页 |
| 第2章 物理设计流程和信号完整性问题的概述 | 第12-29页 |
| 2.1 物理设计流程介绍 | 第12-14页 |
| 2.2 静态时序分析 | 第14-21页 |
| 2.2.1 延迟计算与寄生参数提取 | 第14-19页 |
| 2.2.2 静态时序分析 | 第19-21页 |
| 2.3 信号完整性问题的分类 | 第21页 |
| 2.4 串扰噪声的概述 | 第21-25页 |
| 2.4.1 串扰毛刺概述 | 第22-24页 |
| 2.4.2 串扰delta延迟概述 | 第24-25页 |
| 2.5 电迁移概述 | 第25-28页 |
| 2.6 本章小结 | 第28-29页 |
| 第3章 BES6501芯片物理设计的实现 | 第29-41页 |
| 3.1 BES6501芯片介绍 | 第29页 |
| 3.2 芯片的物理设计数据准备 | 第29-30页 |
| 3.3 物理设计规划与布局 | 第30-34页 |
| 3.3.1 布图规划 | 第30-33页 |
| 3.3.2 电源规划 | 第33-34页 |
| 3.3.3 芯片的布局 | 第34页 |
| 3.4 时钟树综合 | 第34-36页 |
| 3.5 芯片的布线 | 第36-38页 |
| 3.5.1 芯片布线 | 第36-37页 |
| 3.5.2 布线的优化 | 第37-38页 |
| 3.6 后续工作及完成 | 第38-40页 |
| 3.7 本章小结 | 第40-41页 |
| 第4章 SHA-256模块物理设计信号完整性分析与优化 | 第41-60页 |
| 4.1 SHA-256模块介绍 | 第41页 |
| 4.2 SHA-256模块物理设计中对串扰噪声的分析与优化 | 第41-56页 |
| 4.2.1 纳米工艺物理设计中对串扰噪声的分析方法 | 第41-46页 |
| 4.2.2 SHA-256模块物理设计中对串扰噪声的预防 | 第46-52页 |
| 4.2.3 SHA-256模块物理设计中对串扰噪声的修复 | 第52-56页 |
| 4.3 SHA-256模块物理设计中对电迁移的优化 | 第56-58页 |
| 4.4 SHA-256模块后仿真结果 | 第58-59页 |
| 4.5 本章小结 | 第59-60页 |
| 结论 | 第60-62页 |
| 参考文献 | 第62-64页 |
| 攻读硕士学位期间发表的学术论文 | 第64-66页 |
| 致谢 | 第66页 |
