芯片测试平台中的FPGA时序分析及芯片接口测试方法研究
| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 绪论 | 第9-16页 |
| ·研究意义 | 第9-10页 |
| ·芯片验证方法研究现状 | 第10-11页 |
| ·FPGA 研究现状及发展前景 | 第11-13页 |
| ·FPGA 时序约束及时序分析 | 第13-15页 |
| ·论文研究内容与结构 | 第15-16页 |
| 第二章 芯片测试平台 | 第16-32页 |
| ·硬件系统的基本原理 | 第16-20页 |
| ·多接口验证板系统 | 第17-19页 |
| ·底板系统 | 第19-20页 |
| ·芯片接口时序 | 第20-29页 |
| ·MII 接口时序 | 第20-23页 |
| ·GMII 接口时序 | 第23-26页 |
| ·S3MII 接口时序 | 第26-28页 |
| ·RGMII 接口时序 | 第28-29页 |
| ·FPGA 器件选型 | 第29页 |
| ·FPGA 实现功能 | 第29-31页 |
| ·本章小结 | 第31-32页 |
| 第三章 接口时序约束及时序分析方法 | 第32-43页 |
| ·S3MII 接口时序分析 | 第33-36页 |
| ·GMII 接口时序分析 | 第36-38页 |
| ·RGMII 接口时序分析 | 第38-42页 |
| ·本章小结 | 第42-43页 |
| 第四章 芯片接口测试方法的研究 | 第43-64页 |
| ·以太网发包器的实现方法 | 第43-45页 |
| ·接口测试硬件组网搭建方法 | 第45-46页 |
| ·接口时钟裕度测试方法与结果分析 | 第46-59页 |
| ·GMII 接口时钟裕度测试与结果分析 | 第47-49页 |
| ·RGMII 接口时钟裕度测试与结果分析 | 第49-52页 |
| ·S3MII 接口时钟裕度测试与结果分析 | 第52-55页 |
| ·MII 接口时钟裕度测试与结果分析 | 第55-59页 |
| ·接口时钟应力测试方法与结果分析 | 第59-61页 |
| ·接口时钟异常测试方法与结果分析 | 第61-62页 |
| ·接口控制信号测试方法与结果分析 | 第62页 |
| ·本章小结 | 第62-64页 |
| 结论与展望 | 第64-65页 |
| 参考文献 | 第65-67页 |
| 致谢 | 第67-68页 |
| 附件 | 第68页 |
