片上网络（NoC）的互连串扰测试方法研究
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第一章 绪论 | 第8-13页 |
| ·课题背景及意义 | 第8-9页 |
| ·高速互连串扰面临的挑战 | 第9-10页 |
| ·片上网络的研究现状 | 第10-11页 |
| ·课题的主要工作 | 第11-12页 |
| ·论文的结构 | 第12-13页 |
| 第二章 集成电路测试技术 | 第13-24页 |
| ·测试的原理 | 第13页 |
| ·测试类型 | 第13-14页 |
| ·可测性设计 | 第14-23页 |
| ·边界扫描测试技术 | 第14-16页 |
| ·嵌入式内核测试技术 | 第16-19页 |
| ·内建自测试技术 | 第19-23页 |
| ·本章小结 | 第23-24页 |
| 第三章 互连串扰的理论基础与测试研究 | 第24-36页 |
| ·串扰的定义及耦合机理 | 第24-28页 |
| ·串扰的定义 | 第24-25页 |
| ·容性耦合 | 第25-26页 |
| ·感性耦合 | 第26-27页 |
| ·奇模传输与偶模传输 | 第27-28页 |
| ·高速互连串扰电路 | 第28-31页 |
| ·基本概念 | 第28页 |
| ·传输线的工作特性 | 第28-31页 |
| ·串扰的影响因素及仿真分析 | 第31-35页 |
| ·攻击线数目对串扰的影响 | 第31-33页 |
| ·攻击线宽度对串扰的影响 | 第33-34页 |
| ·不同上升时间条件下耦合长度对串扰的影响 | 第34-35页 |
| ·本章小结 | 第35-36页 |
| 第四章 片上网络结构及互连串扰测试 | 第36-49页 |
| ·片上网络通讯结构 | 第36-37页 |
| ·二维网状结构 | 第37-39页 |
| ·片上网络串扰故障及仿真分析 | 第39-45页 |
| ·互连串扰故障模型 | 第39-40页 |
| ·故障模型仿真分析 | 第40-45页 |
| ·互连串扰测试 | 第45-48页 |
| ·内建自测试结构 | 第45-47页 |
| ·测试矢量生成 | 第47-48页 |
| ·测试响应分析 | 第48页 |
| ·本章小结 | 第48-49页 |
| 第五章 片上网络测试结构的FPGA 实现 | 第49-63页 |
| ·FPGA 结构 | 第49-51页 |
| ·ISE 集成开发软件 | 第51-52页 |
| ·内建自测试结构的FPGA 实现 | 第52-62页 |
| ·ModelSim 功能仿真 | 第53-54页 |
| ·ISE 设计 | 第54-57页 |
| ·FPGA 验证 | 第57-62页 |
| ·本章小结 | 第62-63页 |
| 第六章 总结与展望 | 第63-65页 |
| 致谢 | 第65-66页 |
| 参考文献 | 第66-69页 |
| 攻硕期间取得的研究成果 | 第69-70页 |
