| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-17页 |
| 1.1 论文背景与意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-13页 |
| 1.3 本文的主要内容和组织结构 | 第13-17页 |
| 第二章 自适应电压调节技术概述 | 第17-31页 |
| 2.1 芯片的功耗组成 | 第17-20页 |
| 2.1.1 CMOS反相器的动态功耗 | 第17-20页 |
| 2.1.2 CMOS反相器的静态功耗 | 第20页 |
| 2.2 芯片中偏差的分析 | 第20-24页 |
| 2.2.1 偏差来源与分类 | 第21页 |
| 2.2.2 工艺偏差 | 第21-23页 |
| 2.2.3 电压偏差 | 第23-24页 |
| 2.2.4 温度偏差 | 第24页 |
| 2.2.5 总结 | 第24页 |
| 2.3 自适应电压调节技术 | 第24-29页 |
| 2.3.1 直接监测AVS技术 | 第24-28页 |
| 2.3.2 间接监测AVS技术 | 第28-29页 |
| 2.4 本章小结 | 第29-31页 |
| 第三章 时序监测单元的设计和半路径监测点研究 | 第31-51页 |
| 3.1 半路径监测法基本原理 | 第31-32页 |
| 3.2 时序监测单元的设计 | 第32-38页 |
| 3.2.1 时序监测单元电路结构TD-1 | 第33-35页 |
| 3.2.2 时序监测单元电路结构TD-2 | 第35-37页 |
| 3.2.3 时序监测单元和国际上时序监测单元参数对比 | 第37-38页 |
| 3.3 半路径监测点研究 | 第38-49页 |
| 3.3.1 关键路径筛选 | 第38-43页 |
| 3.3.2 半路径监测点筛选方法 | 第43-49页 |
| 3.4 本章小结 | 第49-51页 |
| 第四章 电路仿真设计验证和流片测试 | 第51-69页 |
| 4.1 验证电路设计 | 第51页 |
| 4.2 监测控制模块设计 | 第51-52页 |
| 4.3 设计流程和后端实现 | 第52-54页 |
| 4.3.1 时序监测单元版图实现 | 第52-53页 |
| 4.3.2 监测系统的后端实现 | 第53-54页 |
| 4.4 芯片的功能验证 | 第54-58页 |
| 4.4.1 系统功能验证 | 第54-56页 |
| 4.4.2 自适应调节功能验证 | 第56-58页 |
| 4.5 芯片测试 | 第58-60页 |
| 4.5.1 PCB板设计 | 第59-60页 |
| 4.6 芯片实测结果与分析 | 第60-67页 |
| 4.6.1 芯片功能测试 | 第60-61页 |
| 4.6.2 芯片基准频率测试 | 第61-62页 |
| 4.6.3 常规电压区功耗收益 | 第62-63页 |
| 4.6.4 低电压区功耗收益 | 第63-65页 |
| 4.6.5 监测点功耗偏差分析 | 第65-66页 |
| 4.6.6 最低能耗点分析 | 第66-67页 |
| 4.7 与国内外其他研究结果比较分析 | 第67-68页 |
| 4.8 本章小结 | 第68-69页 |
| 第五章 监测点偏差调节电路 | 第69-79页 |
| 5.1 监测点偏差调节电路 | 第69-78页 |
| 5.1.1 监测点偏差率检测电路 | 第71-74页 |
| 5.1.2 时钟占空比调节电路 | 第74-77页 |
| 5.1.3 监测点偏差调节电路联调仿真 | 第77-78页 |
| 5.2 本章小结 | 第78-79页 |
| 第六章 总结与展望 | 第79-81页 |
| 6.1 总结 | 第79-80页 |
| 6.2 展望 | 第80-81页 |
| 致谢 | 第81-83页 |
| 参考文献 | 第83-87页 |
| 附录A | 第87-89页 |
| 作者简介 | 第89页 |