| 摘要 | 第12-14页 |
| ABSTRACT | 第14-15页 |
| 第一章 绪论 | 第16-28页 |
| 1.1 课题研究背景 | 第16-24页 |
| 1.1.1 数据的传输方式 | 第17-19页 |
| 1.1.2 典型的SerDes结构 | 第19-24页 |
| 1.2 本文的研究工作 | 第24-25页 |
| 1.3 论文结构 | 第25-28页 |
| 第二章 FT-SerDes CDR的结构 | 第28-42页 |
| 2.1 常用的CDR结构 | 第28-35页 |
| 2.1.1 基于PLL的CDR结构 | 第28-30页 |
| 2.1.2 基于延迟PLL的CDR结构 | 第30-31页 |
| 2.1.3 基于相位插值的CDR结构 | 第31-32页 |
| 2.1.4 基于过采样的CDR结构 | 第32-34页 |
| 2.1.5 基于门控振荡器的CDR结构 | 第34页 |
| 2.1.6 基于高Q值滤波的CDR结构 | 第34-35页 |
| 2.2 FT-Ser Des CDR结构设计 | 第35-37页 |
| 2.3 关键模块介绍 | 第37-40页 |
| 2.3.1 数据采样模块 | 第37-38页 |
| 2.3.2 数据对齐与DEMUX | 第38页 |
| 2.3.3 相位检测模块 | 第38-39页 |
| 2.3.4 相位插值模块 | 第39-40页 |
| 2.4 本章小结 | 第40-42页 |
| 第三章 两倍过采样电路设计 | 第42-55页 |
| 3.1 采样模块结构设计及工作原理 | 第42-44页 |
| 3.1.1 过采样电路的模块结构 | 第42-43页 |
| 3.1.2 过采样的工作原理 | 第43-44页 |
| 3.2 过采样电路的设计 | 第44-47页 |
| 3.2.1 采样电路设计 | 第44-45页 |
| 3.2.2 双端到单端转换 | 第45-46页 |
| 3.2.3 过采样时钟 | 第46-47页 |
| 3.3 采样数据的特点 | 第47-51页 |
| 3.3.1 采样数据的分类及作用 | 第47-49页 |
| 3.3.2 四路采样数据的作用 | 第49-51页 |
| 3.4 过采样电路的仿真验证 | 第51-54页 |
| 3.4.1 采样数据的亚稳态 | 第52-53页 |
| 3.4.2 采样电路的仿真 | 第53-54页 |
| 3.5 本章小结 | 第54-55页 |
| 第四章 数据对齐与DEMUX电路设计 | 第55-68页 |
| 4.1 数据对齐与解串的概念 | 第55-56页 |
| 4.2 数据对齐电路的设计 | 第56-59页 |
| 4.2.1 两路并行数据的时间差 | 第56-57页 |
| 4.2.2 数据对齐电路的设计与实现 | 第57-58页 |
| 4.2.3 数据对齐电路的仿真验证 | 第58-59页 |
| 4.3 DEMUX 2:20数据解串电路的设计 | 第59-67页 |
| 4.3.1 DEMUX 2:4 的设计与实现 | 第60-62页 |
| 4.3.2 DEMUX 4:20的设计与实现 | 第62-65页 |
| 4.3.3 DEMUX的仿真验证 | 第65-67页 |
| 4.4 本章小结 | 第67-68页 |
| 第五章 相位检测数字滤波器设计 | 第68-77页 |
| 5.1 CDR时钟的相位检测 | 第68-71页 |
| 5.1.1 时钟相位的检测原理 | 第68-69页 |
| 5.1.2 Bang-Bang与Vote Majority的相位检测运算 | 第69-70页 |
| 5.1.3 FSM实现相位误差的积分运算 | 第70-71页 |
| 5.2 相位跟踪的二阶数字滤波器 | 第71-72页 |
| 5.2.1 二阶滤波器的数学模型 | 第71-72页 |
| 5.2.2 二阶滤波器的电路模型 | 第72页 |
| 5.3 二阶数字滤波器的性能分析 | 第72-76页 |
| 5.4 本章小结 | 第76-77页 |
| 第六章 DAC与相位插值设计 | 第77-96页 |
| 6.1 DAC与PI概述 | 第77-82页 |
| 6.1.1 DAC与PI的系统结构 | 第77-78页 |
| 6.1.2 相位插值控制位ph_sel[9:0]的编码分类 | 第78-79页 |
| 6.1.3 最高数据位ph_sel[9:7]的编码 | 第79-80页 |
| 6.1.4 中间数据位ph_sel[7:3]的编码 | 第80-81页 |
| 6.1.5 最低数据位ph_sel[2:0]的编码 | 第81-82页 |
| 6.2 ph_sel[9:0]的编码电路设计 | 第82-85页 |
| 6.2.1 ph[9:7]的编码电路设计 | 第82-83页 |
| 6.2.2 ph[7:3]的编码电路设计 | 第83-84页 |
| 6.2.3 ph[2:0]的编码电路设计 | 第84-85页 |
| 6.3 相位插值的设计实现 | 第85-92页 |
| 6.3.1 DAC转换的原理 | 第85-87页 |
| 6.3.2 DAC转换的电路结构 | 第87-88页 |
| 6.3.3 相位插值的数学模型 | 第88-89页 |
| 6.3.4 相位插值电路 | 第89-92页 |
| 6.4 DAC与PI仿真验证 | 第92-95页 |
| 6.4.1 DAC仿真验证 | 第92-93页 |
| 6.4.2 PI仿真验证 | 第93-95页 |
| 6.5 本章小结 | 第95-96页 |
| 第七章 结束语 | 第96-98页 |
| 7.1 研究工作总结 | 第96-97页 |
| 7.2 研究工作展望 | 第97-98页 |
| 致谢 | 第98-99页 |
| 参考文献 | 第99-103页 |
| 作者在学期间取得的学术成果 | 第103页 |
