FT-SerDes接收器设计
| 摘要 | 第11-12页 |
| ABSTRACT | 第12页 |
| 第一章 绪论 | 第14-18页 |
| 1.1 课题研究背景 | 第14-15页 |
| 1.2 国内外研究进展 | 第15页 |
| 1.3 课题的主要工作 | 第15-16页 |
| 1.4 论文的组成 | 第16-18页 |
| 第二章 SerDes概述 | 第18-26页 |
| 2.1 并行接口的局限性 | 第18-19页 |
| 2.2 高速串行接口 | 第19-20页 |
| 2.3 SerDes的组成及工作原理 | 第20-22页 |
| 2.4 Serdes的主要性能指标 | 第22页 |
| 2.4.1 抖动 | 第22页 |
| 2.4.2 误码率 | 第22页 |
| 2.4.3 眼图 | 第22页 |
| 2.5 SerDes信道分析 | 第22-26页 |
| 2.5.1 信道特性 | 第23-24页 |
| 2.5.1.1 介质损耗 | 第23页 |
| 2.5.1.2 趋肤效应 | 第23页 |
| 2.5.1.3 串扰 | 第23-24页 |
| 2.5.2 信道损耗 | 第24-26页 |
| 第三章 差分信号接收器设计 | 第26-53页 |
| 3.1 阻抗匹配电路设计 | 第27-31页 |
| 3.1.1 阻抗匹配原理 | 第28页 |
| 3.1.2 电阻阵列 | 第28-30页 |
| 3.1.3 模拟模块 | 第30页 |
| 3.1.4 模拟分析 | 第30-31页 |
| 3.2 均衡电路设计 | 第31-40页 |
| 3.2.1 均衡器分类 | 第32-35页 |
| 3.2.1.1 无源均衡器 | 第32-33页 |
| 3.2.1.2 有源均衡器 | 第33页 |
| 3.2.1.3 线性均衡器 | 第33-34页 |
| 3.2.1.4 非线性均衡器 | 第34-35页 |
| 3.2.2 FT-SerDes均衡器设计 | 第35-38页 |
| 3.2.2.1 基准电压源 | 第35-36页 |
| 3.2.2.2 交流耦合 | 第36页 |
| 3.2.2.3 线性模拟均衡器电路 | 第36-38页 |
| 3.2.3 均衡器仿真 | 第38-40页 |
| 3.3 采样电路设计 | 第40-45页 |
| 3.3.1 时钟数据恢复电路 | 第41-42页 |
| 3.3.2 第一级采样 | 第42页 |
| 3.3.3 第二级采样 | 第42-43页 |
| 3.3.4 第三级采样 | 第43-44页 |
| 3.3.5 仿真结果 | 第44-45页 |
| 3.4 串并转换电路设计 | 第45-52页 |
| 3.4.1 串并转换原理 | 第46页 |
| 3.4.2 数据对齐 | 第46-47页 |
| 3.4.3 五分频 | 第47-48页 |
| 3.4.4 1:2 分接器 | 第48-49页 |
| 3.4.5 1:5 分接器 | 第49-50页 |
| 3.4.6 仿真结果 | 第50-52页 |
| 3.5 本章小结 | 第52-53页 |
| 第四章 功能检测电路设计 | 第53-58页 |
| 4.1 Comma检测电路 | 第53-54页 |
| 4.1.1 Comma检测原理 | 第53页 |
| 4.1.2 Comma电路的实现与仿真 | 第53-54页 |
| 4.2 差分信号强度检测电路 | 第54-57页 |
| 4.2.1 检测电路原理 | 第54-55页 |
| 4.2.2 电路仿真 | 第55-57页 |
| 4.3 本章小结 | 第57-58页 |
| 第五章 版图的实现 | 第58-64页 |
| 5.1 版图设计要考虑的问题及方案 | 第58页 |
| 5.2 版图的系统级布局规划与实现 | 第58-61页 |
| 5.3 版图模拟结果 | 第61-63页 |
| 5.3.1 均衡器版图仿真 | 第61-63页 |
| 5.3.2 数据强度检测版图仿真 | 第63页 |
| 5.4 本章小结 | 第63-64页 |
| 第六章 结束语 | 第64-66页 |
| 6.1 回顾总结 | 第64页 |
| 6.2 不足之处 | 第64-65页 |
| 6.3 展望未来高性能接口 | 第65-66页 |
| 致谢 | 第66-67页 |
| 参考文献 | 第67-70页 |
| 作者在学期间取得的学术成果 | 第70-71页 |
| 附录A 传输线的Hspice模型 | 第71页 |
