基于等效移位寄存器的针对扫描链攻击的安全扫描设计
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·课题的研究背景和意义 | 第7-9页 |
| ·信息安全与 IC 芯片 | 第7-8页 |
| ·可测试性设计与扫描链 | 第8页 |
| ·扫描测试带来的安全问题 | 第8-9页 |
| ·国内外研究现状 | 第9-10页 |
| ·本文内容以及结构安排 | 第10-11页 |
| 第二章 数字 IC 测试与扫描攻击 | 第11-29页 |
| ·数字 IC 测试 | 第11-21页 |
| ·故障模型 | 第11-13页 |
| ·功能化测试和结构化测试 | 第13-14页 |
| ·可测试性设计 | 第14-20页 |
| ·扫描设计 | 第15-18页 |
| ·内建自测试 | 第18-19页 |
| ·边界扫描测试 | 第19-20页 |
| ·DFT 在设计流程中的位置 | 第20-21页 |
| ·围绕 IC 芯片的测试 | 第21页 |
| ·扫描攻击 | 第21-27页 |
| ·扫描攻击基本步骤 | 第21-22页 |
| ·攻击者模型 | 第22-23页 |
| ·针对 AES 的扫描攻击 | 第23-27页 |
| ·高级加密标准 | 第23-25页 |
| ·差异分析攻击 | 第25-26页 |
| ·攻击 AES 的密钥 | 第26-27页 |
| ·本章小结 | 第27-29页 |
| 第三章 安全扫描设计 | 第29-49页 |
| ·等效移位寄存器电路 | 第29-43页 |
| ·等效移位寄存器电路的设计 | 第31-32页 |
| ·可控制性和可观察性 | 第32-34页 |
| ·等效移位寄存器电路的性质 | 第34-35页 |
| ·等效移位寄存器电路的安全性 | 第35-41页 |
| ·含有0或1个假寄存器时的基数 | 第35-36页 |
| ·含有 2 个假寄存器时的基数 | 第36-41页 |
| ·扩展的等效移位寄存器电路 | 第41-43页 |
| ·准等效移位寄存器电路 | 第41-43页 |
| ·一般化前馈移位寄存器 | 第43页 |
| ·使用等效移位寄存器电路所存在的问题 | 第43-44页 |
| ·基于短等效移位寄存器电路的安全扫描设计 | 第44-48页 |
| ·安全扫描设计新方案 | 第44-45页 |
| ·新方案的可控制性和可观察性 | 第45-47页 |
| ·使用扩展的等效移位寄存器电路的新方案 | 第47-48页 |
| ·本章小结 | 第48-49页 |
| 第四章 方案的安全性和面积开销分析 | 第49-61页 |
| ·提案设计的安全性 | 第49-57页 |
| ·原电路被划分成两部分的情况 | 第49-50页 |
| ·原电路具有 2 个假寄存器的情况 | 第50-51页 |
| ·原电路被划分成 3 或 4 个部分的情况 | 第51-52页 |
| ·原电路被划分成多个部分的情况 | 第52-54页 |
| ·使用扩展等效移位寄存器时的情况 | 第54-57页 |
| ·面积分析以及权衡 | 第57-59页 |
| ·本章小结 | 第59-61页 |
| 第五章 总结与展望 | 第61-63页 |
| ·本文总结 | 第61-62页 |
| ·未来研究方向展望 | 第62-63页 |
| 致谢 | 第63-65页 |
| 参考文献 | 第65-68页 |
