| 摘要 | 第3-4页 |
| ABSTRACT | 第4页 |
| 第1章 绪论 | 第7-13页 |
| 1.1 问题的提出 | 第7-8页 |
| 1.2 研究现状 | 第8-10页 |
| 1.3 研究内容 | 第10-11页 |
| 1.4 研究意义 | 第11-13页 |
| 第2章 SOC主控芯片设计进度控制理论概述 | 第13-21页 |
| 2.1 SOC主控芯片设计进度控制主要方法 | 第13-17页 |
| 2.1.1 项目工期的估算 | 第13-14页 |
| 2.1.2 关键路径法 | 第14-15页 |
| 2.1.3 计划评审法 | 第15页 |
| 2.1.4 关键链法 | 第15-17页 |
| 2.2 SOC主控芯片设计进度控制方法选择 | 第17-21页 |
| 2.2.1 SOC主控芯片设计进度控制方法比较 | 第17-18页 |
| 2.2.2 总结 | 第18-21页 |
| 第3章 SOC主控芯片设计项目进度控制分析 | 第21-33页 |
| 3.1 SOC主控芯片设计项目的特点 | 第21-23页 |
| 3.1.1 SOC主控芯片设计项目的独特性 | 第21-23页 |
| 3.1.2 SOC主控芯片设计项目特点对工期的影响 | 第23页 |
| 3.2 设计进度拖延的原因 | 第23-25页 |
| 3.2.1 进度计划的缓冲 | 第23-24页 |
| 3.2.2 执行过程中的延误 | 第24-25页 |
| 3.3 SOC主控芯片设计项目中关键链的设置方法 | 第25-33页 |
| 3.3.1 确定关键链 | 第25-26页 |
| 3.3.2 设置缓冲区 | 第26-30页 |
| 3.3.3 管理缓冲区 | 第30-31页 |
| 3.3.4 项目激励 | 第31-33页 |
| 第4章 案例分析 | 第33-53页 |
| 4.1 概述 | 第33页 |
| 4.2 基于关键路径法的项目进度控制 | 第33-43页 |
| 4.2.1 项目相关部门 | 第33-34页 |
| 4.2.2 项目分解及项目流程 | 第34-38页 |
| 4.2.3 项目工期的估算 | 第38-40页 |
| 4.2.4 项目进度的安排 | 第40页 |
| 4.2.5 绘制网络图 | 第40页 |
| 4.2.6 寻找关键路径 | 第40-43页 |
| 4.3 基于关键链法的项目进度控制 | 第43-50页 |
| 4.3.1 关键链法前置工作 | 第43页 |
| 4.3.2 设置项目缓冲区 | 第43页 |
| 4.3.3 设置接驳缓冲区 | 第43-44页 |
| 4.3.4 识别关键链 | 第44页 |
| 4.3.5 关键链法的改进 | 第44-50页 |
| 4.4 结果分析 | 第50-53页 |
| 第5章 结论和展望 | 第53-57页 |
| 5.1 结论 | 第53-54页 |
| 5.2 展望 | 第54-57页 |
| 参考文献 | 第57-61页 |
| 致谢 | 第61页 |