首页--工业技术论文--无线电电子学、电信技术论文--微电子学、集成电路(IC)论文--一般性问题论文--制造工艺论文

倒装芯片封装内部的应力监测技术研究

摘要第5-6页
Abstract第6-7页
第一章 引言第8-16页
    1.1 半导体集成电路的发展第8-9页
    1.2 电子封装概述第9-12页
        1.2.1 电子封装的意义及作用第9-10页
        1.2.2 电子封装技术的发展第10-12页
    1.3 电子封装中的应力第12-13页
    1.4 电子封装系统应力的研究现状第13-15页
    1.5 本课题的研究目的和内容第15-16页
第二章 硅应力传感器的设计制造第16-31页
    2.1 概述第16页
    2.2 应力传感器芯片的设计第16-24页
        2.2.1 压阻效应第16-18页
        2.2.2 力敏电阻的设计第18-20页
        2.2.3 应力传感器芯片版图及基板设计第20-24页
    2.3 传感器芯片的制造第24-28页
        2.3.1 传感器芯片的流片工艺第24-26页
        2.3.2 传感器芯片的结构第26-28页
    2.4 压阻系数及温度电阻系数的标定第28-29页
    2.5 本章小结第29-31页
第三章 倒装芯片封装工艺中的应力监测第31-52页
    3.1 概述第31-32页
    3.2 实验方法第32-38页
        3.2.1 传感器芯片的倒装键合第32-35页
        3.2.2 下填料的固化第35-36页
        3.2.3 力敏电阻温度系数的标定第36-37页
        3.2.4 热循环实验第37-38页
    3.3 结果与讨论第38-50页
        3.3.1 焊球回流键合工艺的应力分析第38-39页
        3.3.2 芯片尺寸对应力大小的影响第39-42页
        3.3.3 下填料对应力大小的影响第42-45页
        3.3.4 下填料固化过程应力监测分析第45-49页
        3.3.5 热循环过程的应力监测分析第49-50页
    3.4 本章小结第50-52页
第四章 叠层芯片封装中的应力监测第52-62页
    4.1 概述第52页
    4.2 实验方法第52-54页
        4.2.1 倒装芯片的叠层贴装第52-53页
        4.2.2 含下填料倒装芯片的叠层贴装第53页
        4.2.3 硅基板封装系统的叠层贴装第53-54页
    4.3 结果与讨论第54-61页
        4.3.1 叠层贴装中底层芯片的应力分析第54-58页
        4.3.2 下填料对叠层芯片的应力影响第58-59页
        4.3.3 叠层贴装中顶层芯片的应力分析第59-61页
    4.4 本章小结第61-62页
第五章 结论第62-64页
参考文献第64-70页
致谢第70-71页

论文共71页,点击 下载论文
上一篇:顶极板采样桥式电容阵列低功耗高速度逐次逼近型模数转换器的研究与实现
下一篇:10位Pipeline ADC电路设计与研究