| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 研究背景 | 第6-9页 |
| 第二章 所采用工艺的MOS管特性 | 第9-14页 |
| 2.1 跨导增益gm | 第9-11页 |
| 2.2 MOS开关导通电阻 | 第11-12页 |
| 2.3 栅极漏电 | 第12页 |
| 2.4 标准单元 | 第12-14页 |
| 第三章 高速度低功耗电容型SAR ADC部分重要的新技术 | 第14-25页 |
| 3.1 开关策略 | 第14-22页 |
| 3.1.1 底极板采样技术 | 第14-16页 |
| 3.1.2 电荷共享技术 | 第16-19页 |
| 3.1.3 顶极板采样技术 | 第19-22页 |
| 3.2 减小总电容 | 第22-25页 |
| 3.2.1 减小单位电容 | 第23-24页 |
| 3.2.2 桥结构电容阵列 | 第24-25页 |
| 第四章 所实现SAR ADC的架构、原理和时钟策略 | 第25-30页 |
| 4.1 整体架构 | 第25-26页 |
| 4.2 原理 | 第26-28页 |
| 4.3 时序逻辑 | 第28-30页 |
| 第五章 电路模块实现 | 第30-51页 |
| 5.1 九位DAC | 第30-41页 |
| 5.1.1 基本功能 | 第30-32页 |
| 5.1.2 寄生电容 | 第32-36页 |
| 5.1.3 寄生电阻 | 第36-39页 |
| 5.1.4 开关 | 第39-41页 |
| 5.2 比较器 | 第41-47页 |
| 5.2.1 漏电 | 第41-42页 |
| 5.2.2 亚稳态 | 第42-44页 |
| 5.2.3 失配 | 第44-46页 |
| 5.2.4 噪声 | 第46-47页 |
| 5.3 SAR控制逻辑 | 第47-51页 |
| 5.3.1 逻辑优化 | 第48-49页 |
| 5.3.2 可调高速振荡器 | 第49-51页 |
| 第六章 测试结果及提高性能的措施 | 第51-59页 |
| 6.1 测试前的准备 | 第51-54页 |
| 6.1.1 芯片封装 | 第51-52页 |
| 6.1.2 测试PCB板各模块介绍 | 第52-53页 |
| 6.1.3 搭建测试平台 | 第53-54页 |
| 6.2 测试结果 | 第54-56页 |
| 6.2.1 静态性能测试结果 | 第54-55页 |
| 6.2.2 动态性能测试结果 | 第55-56页 |
| 6.3 提高性能的措施 | 第56-59页 |
| 6.3.1 封装线与参考电压 | 第56-58页 |
| 6.3.2 DAC和比较器的非理想因素 | 第58-59页 |
| 第七章 设计总结和展望 | 第59-60页 |
| 参考文献 | 第60-62页 |
| 硕士期间发表的论文 | 第62-63页 |
| 致谢 | 第63-64页 |
| 附录 | 第64-69页 |