基于CPU和DDR芯片的SiP封装引线键合工艺及可靠性研究
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-14页 |
| 1.1 SIP封装的国内外研究现状及研究意义 | 第9-10页 |
| 1.1.1 国内外研究现状 | 第9页 |
| 1.1.2 研究意义 | 第9-10页 |
| 1.2 叠芯封装与引线失效机理 | 第10-13页 |
| 1.2.1 叠芯封装与键合方式 | 第10-12页 |
| 1.2.2 引线键合失效机理 | 第12-13页 |
| 1.3 本论文的研究内容及结构 | 第13-14页 |
| 第二章 引线键合工艺及引线设计规则 | 第14-26页 |
| 2.1 引线键合工艺 | 第14-17页 |
| 2.2 引线键合设计规则 | 第17-25页 |
| 2.2.1 引线设计的基本参数 | 第17-20页 |
| 2.2.2 封装结构与焊线角度设计 | 第20-21页 |
| 2.2.3 引线设计规则 | 第21-25页 |
| 2.3 本章小结 | 第25-26页 |
| 第三章 DTV模块的封装设计 | 第26-34页 |
| 3.1 引言 | 第26页 |
| 3.2 封装设计 | 第26-32页 |
| 3.2.1 封装结构设计 | 第26-28页 |
| 3.2.2 引线架构设计 | 第28-30页 |
| 3.2.3 基板设计 | 第30-32页 |
| 3.2.4 塑封设计 | 第32页 |
| 3.3 本章小结 | 第32-34页 |
| 第四章 键合金线结构参数的有限元模拟分析 | 第34-46页 |
| 4.1 引言 | 第34页 |
| 4.2 有限元模拟分析 | 第34-36页 |
| 4.2.1 有限元建模 | 第34-36页 |
| 4.2.2 有限元载荷 | 第36页 |
| 4.3 结果分析 | 第36-45页 |
| 4.3.1 线弧高度模拟分析 | 第36-39页 |
| 4.3.2 引线水平跨度模拟分析 | 第39-42页 |
| 4.3.3 焊盘垂直间距不同时焊线模拟分析 | 第42-45页 |
| 4.4 引线几何参数窗口的确定 | 第45页 |
| 4.5 本章小结 | 第45-46页 |
| 第五章 引线键合的正交实验研究 | 第46-69页 |
| 5.1 引言 | 第46页 |
| 5.2 引线键合实验研究 | 第46-47页 |
| 5.2.1 引线键合实验设备 | 第46页 |
| 5.2.2 引线键合材料 | 第46-47页 |
| 5.2.3 工艺过程 | 第47页 |
| 5.3 引线键合工艺正交实验设计与工艺参数优化 | 第47-64页 |
| 5.3.1 烧球实验与结果分析 | 第47-51页 |
| 5.3.2 拉力实验与结果分析 | 第51-55页 |
| 5.3.3 线尾实验与结果分析 | 第55-59页 |
| 5.3.4 键合球实验与结果分析 | 第59-64页 |
| 5.3.5 最优工艺窗口的确定 | 第64页 |
| 5.4 引线键合的可靠性分析 | 第64-68页 |
| 5.4.1 焊点的失效模式及其检验方法 | 第64-65页 |
| 5.4.2 引线的失效模式及其检验方法 | 第65-66页 |
| 5.4.3 界面的失效模式及其检验方法 | 第66-67页 |
| 5.4.4 最优工艺下焊线质量 | 第67页 |
| 5.4.5 最优工艺下焊点质量 | 第67-68页 |
| 5.5 本章小结 | 第68-69页 |
| 总结与展望 | 第69-71页 |
| 参考文献 | 第71-74页 |
| 致谢 | 第74-75页 |
| 附件 | 第75页 |
